

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開2003-8445

(P2003-8445A)

(43) 公開日 平成15年1月10日 (2003.1.10)

(51) Int.Cl. ⁷	識別記号	F I	テーマコード* (参考)
H 0 3 M	7/30	H 0 3 M 7/30	A 5 C 0 5 9
	7/40	7/40	5 C 0 7 8
	7/46	7/46	5 J 0 6 4
H 0 4 N	1/41	H 0 4 N 1/41	Z
	7/30	7/133	Z

審査請求 未請求 請求項の数30 O L (全 50 頁)

(21) 出願番号 特願2002-95109(P2002-95109)

(22) 出願日 平成14年3月29日 (2002.3.29)

(31) 優先権主張番号 8 2 3 7 3 3

(32) 優先日 平成13年3月30日 (2001.3.30)

(33) 優先権主張国 米国 (US)

(71) 出願人 000006747

株式会社リコー

東京都大田区中馬込1丁目3番6号

(72) 発明者 エドワード エル. シュワルツ

アメリカ合衆国, カリフォルニア 94025,

メンロ・パーク, サンド・ヒル・ロード

2882番, スイート 115 リコーイノベー

ション内

(74) 代理人 100070150

弁理士 伊東 忠彦

最終頁に続く


(54) 【発明の名称】 コンテキストモデルによるラン・スキップカウントに基づくメモリアクセス及びスキッピング

(57) 【要約】

【課題】 情報を符号化及び復号化する方法並びに装置を提供する。

【解決手段】 本発明の装置は、メモリ及び復号化ハードウェアを含む。メモリは、ランカウント及び／又はスキップカウントを保持し、復号化ハードウェアは、復号化中にメモリから取得されたランカウント及び／又はスキップカウントを復号化する。

符号化/復号化の一実施例のブロック図



【特許請求の範囲】

【請求項1】 係数のグループに関して有意プロパゲーション・パスを実行する手順と、
 後続のパスで処理されるべき係数のグループ内での係数の場所を示すデータ構造を作成する手順と、
 リファインメント・サブビットプレーン・パスを実行する手順と、を有し、
 リファインメント・サブビットプレーン・パスは、
 リファインメント・サブビットプレーン・パスの処理の際にはスキップされるべき係数を識別する情報を獲得するためデータ構造にアクセスする手順と、
 リファインメント・パスに含まれるとして識別された係数だけにアクセスするため、獲得された情報を用いて、係数のグループを保持するメモリにアクセスする手順と、
 メモリから取得したリファインメント・ビットを符号化する手順と、によって実行される、方法。

【請求項2】 複数のリファインメント・ビットが取得され、非リファインメント・ビットは無視される、請求項1記載の方法。

【請求項3】 係数のグループは符号ブロックを構成する、請求項1記載の方法。

【請求項4】 上記データ構造を作成する手順は、係数のグループに対しリファインメント・サブビットプレーン・パスの係数の場所を記述するデータ構造を作成することにより、少なくとも一つのデータ構造を作成する、請求項1記載の方法。

【請求項5】 有意プロパゲーション・パス中に、第1のデータ構造はリファインメント・ビットのため作成され、第2のデータ構造はクリーンアップ・ビットのため作成される、請求項4記載の方法。

【請求項6】 データ構造は、リファインメント・ビットの各ランの標識と、リファインメント・ビットの次のランの前に係数のグループ内でスキップすべき係数の個数と、を含む、請求項4記載の方法。

【請求項7】 リファインメント・ビットの各ランの標識とスキップすべき係数の個数のうちの少なくとも一方は、

カウント1は符号語000、

カウント2は符号語001、

カウント3は符号語010、

カウント4は符号語011、

カウント5は符号語1000000000000000、

カウント6は符号語10000000000001、以下同様に、

カウント4096は符号語111111111011のような可変長符号で表現される、請求項6記載の方法。

【請求項8】 リファインメント・ビットの各ランの標識とスキップすべき係数の個数のうちの少なくとも一方は、

カウント1は符号語0、

カウント2は符号語01、

カウント3は符号語1100、

カウント4は符号語1101_0、

カウント5は符号語1101_1、

カウント6は符号語1110_0000、

カウント7は符号語1110_0001、同様に、

カウント21は符号語1110_1111、

カウント22は符号語1111_0000_0000_0000、

カウント23は符号語1111_0000_0000_0001、以下同様

に、カウント4096は符号語1111_1111_1110_1010のような可変長符号で表現される、請求項6記載の方法。

【請求項9】 リファインメント・ビットの各ランの標識とスキップすべき係数の個数のうちの少なくとも一方は、

カウント1は、 γ^1 フォーマットの符号語0と γ フォーマットの符号語0、

カウント2は、 γ^1 フォーマットの符号語10_0と γ フォーマットの符号語100、

カウント3は、 γ^1 フォーマットの符号語10_1と γ フォーマットの符号語110、

カウント4は、 γ^1 フォーマットの符号語110_00と γ フォーマットの符号語10100、

カウント5は、 γ^1 フォーマットの符号語110_01と γ フォーマットの符号語10110、

カウント6は、 γ^1 フォーマットの符号語110_10と γ フォーマットの符号語11100、

カウント7は、 γ^1 フォーマットの符号語110_11と γ フォーマットの符号語11110、

カウント8は、 γ^1 フォーマットの符号語1110_000と γ フォーマットの符号語1010100、

カウント9は、 γ^1 フォーマットの符号語1110_001と γ フォーマットの符号語1010110、以下同様に、

カウント15は、 γ^1 フォーマットの符号語1110_111と γ フォーマットの符号語1111110、

カウント16は、 γ^1 フォーマットの符号語11110_0000と γ フォーマットの符号語101010100、

カウント32は、 γ^1 フォーマットの符号語111110_00000と γ フォーマットの符号語10101010100、

カウント64は、 γ^1 フォーマットの符号語111110_000000と γ フォーマットの符号語1010101010100、

カウント128は、 γ^1 フォーマットの符号語11111110_000000と γ フォーマットの符号語101010101010100、

カウント256は、 γ^1 フォーマットの符号語111111110_00000000と γ フォーマットの符号語10101010101010100、

カウント512は、 γ^1 フォーマットの符号語1111111110_000000000と γ フォーマットの符号語10101010101010100、

カウント1024は、 γ^1 フォーマットの符号語11111111110_0000000000と γ フォーマットの符号語101010101010101010100、

50 010100、

カウント2048は、 γ^{-1} フォーマットの符号語111111111110_0000000000と γ フォーマットの符号語101010101010101010100、

カウント4096は、 γ^{-1} フォーマットの符号語1111111111110_00000000000と γ フォーマットの符号語10101010101010101010100、のようなガンマ符号で表現される、請求項6記載の方法。

【請求項10】 リファインメント・ビットの各ランの標識は整数として保持される、請求項1記載の方法。

【請求項11】 整数は最小限のサイズの整数で表わされる、請求項10記載の方法。

【請求項12】 スキップすべき係数の個数は整数として保持される、請求項1記載の方法。

【請求項13】 整数は最小限のサイズの整数で表わされる、請求項12記載の方法。

【請求項14】 リファインメント・ビットの各ランの標識、及び、スキップすべき係数の個数は整数として保持される、請求項1記載の方法。

【請求項15】 整数は最小限のサイズの整数で表わされる、請求項14記載の方法。

【請求項16】 係数のグループに関して有意プロパゲーション・パスを実行する手段と、後続のパスで処理されるべき係数のグループ内での係数の場所を示すデータ構造を作成する手段と、リファインメント・サブビットプレーン・パスを実行する手段と、を有し、

リファインメント・サブビットプレーン・パスは、リファインメント・サブビットプレーン・パスの処理の際にはスキップされるべき係数を識別する情報を獲得するためデータ構造にアクセスする手段と、リファインメント・パスに含まれるとして識別された係数だけにアクセスするため、獲得された情報を用いて、係数のグループを保持するメモリにアクセスする手段と、

メモリから取得したリファインメント・ビットを符号化する手段と、によって実行される、装置。

【請求項17】 複数のリファインメント・ビットが取得され、非リファインメント・ビットは無視される、請求項16記載の装置。

【請求項18】 係数のグループは符号ブロックを構成する、請求項16記載の装置。

【請求項19】 上記データ構造を作成する手段は、係数のグループに対しリファインメント・サブビットプレーン・パスの係数の場所を記述するデータ構造を作成することにより、少なくとも一つのデータ構造を作成する手段を有する、請求項16記載の装置。

【請求項20】 有意プロパゲーション・パス中に、第1のデータ構造はリファインメント・ビットのため作成され、第2のデータ構造はクリーンアップ・ビットのため

め作成される、請求項19記載の装置。

【請求項21】 データ構造は、リファインメント・ビットの各ランの標識と、リファインメント・ビットの次のランの前に係数のグループ内でスキップすべき係数の個数と、を含む、請求項19記載の装置。

【請求項22】 リファインメント・ビットの各ランの標識とスキップすべき係数の個数のうちの少なくとも一方は、

カウント1は符号語000、

カウント2は符号語001、

カウント3は符号語010、

カウント4は符号語011、

カウント5は符号語1000000000000、

カウント6は符号語10000000000001、以下同様に、

カウント4096は符号語1111111111011のような可変長符号で表現される、請求項21記載の装置。

【請求項23】 リファインメント・ビットの各ランの標識とスキップすべき係数の個数のうちの少なくとも一方は、

カウント1は符号語0、

カウント2は符号語01、

カウント3は符号語1100、

カウント4は符号語1101_0、

カウント5は符号語1101_1、

カウント6は符号語1110_0000、

カウント7は符号語1110_0001、同様に、

カウント21は符号語1110_1111、

カウント22は符号語1111_0000_0000_0000、

カウント23は符号語1111_0000_0000_0001、以下同様に、

カウント4096は符号語1111_1111_1110_1010

のような可変長符号で表現される、請求項21記載の装置。

【請求項24】 リファインメント・ビットの各ランの標識とスキップすべき係数の個数のうちの少なくとも一方は、

カウント1は、 γ^{-1} フォーマットの符号語0と γ フォーマットの符号語0、

カウント2は、 γ^{-1} フォーマットの符号語10_0と γ フォーマットの符号語100、

カウント3は、 γ^{-1} フォーマットの符号語10_1と γ フォーマットの符号語110、

カウント4は、 γ^{-1} フォーマットの符号語110_00と γ フォーマットの符号語10100、

カウント5は、 γ^{-1} フォーマットの符号語110_01と γ フォーマットの符号語10110、

カウント6は、 γ^{-1} フォーマットの符号語110_10と γ フォーマットの符号語11100、

カウント7は、 γ^{-1} フォーマットの符号語110_11と γ フォーマットの符号語11110、

10

20

30

40

50

カウント8は、 γ^1 フォーマットの符号語1110_000と γ フォーマットの符号語1010100、
 カウント9は、 γ^1 フォーマットの符号語1110_001と γ フォーマットの符号語1010110、以下同様に、
 カウント15は、 γ^1 フォーマットの符号語1110_111と γ フォーマットの符号語1111110、
 カウント16は、 γ^1 フォーマットの符号語11110_0000と γ フォーマットの符号語101010100、
 カウント32は、 γ^1 フォーマットの符号語111110_00000と γ フォーマットの符号語10101010100、
 カウント64は、 γ^1 フォーマットの符号語111110_000000と γ フォーマットの符号語1010101010100、
 カウント128は、 γ^1 フォーマットの符号語11111110_000000と γ フォーマットの符号語101010101010100、
 カウント256は、 γ^1 フォーマットの符号語111111110_00000000と γ フォーマットの符号語10101010101010100、
 カウント512は、 γ^1 フォーマットの符号語1111111110_0000000000と γ フォーマットの符号語1010101010101010100、
 カウント1024は、 γ^1 フォーマットの符号語11111111110_00000000000と γ フォーマットの符号語101010101010101010100、
 カウント2048は、 γ^1 フォーマットの符号語111111111110_000000000000と γ フォーマットの符号語10101010101010101010100、
 カウント4096は、 γ^1 フォーマットの符号語1111111111110_0000000000000と γ フォーマットの符号語1010101010101010101010100、のようなガンマ符号で表現される、請求項2記載の装置。

【請求項 2 5】 係数のグループに関して有意プロパゲーション・パスを実行する機能と、
後続のパスで処理されるべき係数のグループ内での係数の場所を示すデータ構造を作成する機能と、
リファインメント・サブビットプレーン・パスの処理の際にはスキップされるべき係数を識別する情報を獲得するためデータ構造にアクセスし、リファインメント・パスに含まれるとして識別された係数だけにアクセスするため、獲得された情報を用いて、係数のグループを保持するメモリにアクセスし、メモリから取得したリファインメント・ビットを符号化することによって、リファインメント・サブビットプレーン・パスを実行する機能と、をコンピュータに実現させるためのプログラム。

【請求項 2 6】 係数のグループに関して有意プロパゲーション・パスを実行する手順と、
後続のパスで処理されるべき係数のグループ内での係数の場所を示すデータ構造を作成する手順と、
クリーンアップ・サブビットプレーン・パスを実行する手順と、を有し、
クリーンアップ・サブビットプレーン・パスは、
クリーンアップ・サブビットプレーン・パスの処理の際

にはスキップされるべき係数を識別する情報を獲得するためデータ構造にアクセスする手順と、
クリーンアップ・パスに含まれるとして識別された係数だけにアクセスするため、獲得された情報を用いて、係数のグループを保持するメモリにアクセスする手順と、メモリから取得したクリーンアップ・ビットを符号化する手順と、によって実行される、方法。

10 【請求項27】 複数のクリーンアップ・ビットが取得され、非クリーンアップ・ビットは無視される、請求項26記載の方法。

【請求項28】 係数のグループは符号ブロックを構成する、請求項26記載の方法。

【請求項 29】 上記データ構造を作成する手順は、係数のグループに対しクリーンアップ・サブビットプレーン・パスの係数の場所を記述するデータ構造を作成することにより、少なくとも一つのデータ構造を作成する、請求項 26 記載の方法。

【請求項30】 データ構造は、クリーンアップ・ビットの各ランの標識と、クリーンアップ・ビットの次のランの前に係数のグループ内でスキップすべき係数の個数と、を含む、請求項29記載の方法。

【請求項31】 クリーンアップ・ビットの各ランの標識とスキップすべき係数の個数のうちの少なくとも一方は、

カウント1は符号語000、
 カウント2は符号語001、
 カウント3は符号語010、
 カウント4は符号語011、
 カウント5は符号語1000000000000、
 カウント6は符号語1000000000001、以下同様に、
 カウント4096は符号語111111111011のような可変長符
 号で表現される、請求項30記載の方法。

【請求項32】 クリーンアップ・ビットの各ランの標識とスキップすべき係数の個数のうちの少なくとも一方は、

カウント1は符号語0、
 カウント2は符号語01、
 カウント3は符号語1100、
 カウント4は符号語1101_0、
 カウント5は符号語1101_1、
 カウント6は符号語1110_0000、
 カウント7は符号語1110_0001、同様に、
 カウント21は符号語1110_1111、
 カウント22は符号語1111_0000_0000_0000、
 カウント23は符号語1111_0000_0000_0001、以下同様に、
 カウント4096は符号語1111_1111_1110_1010のような可
 変長符号で表現される、請求項30記載の方法。

【請求項33】 クリーンアップ・ビットの各ランの標識とスキップすべき係数の個数のうちの少なくとも一方

は、
 カウント1は、 y^1 フォーマットの符号語0と y フォーマットの符号語0、
 カウント2は、 y^1 フォーマットの符号語10_0と y フォーマットの符号語100、
 カウント3は、 y^1 フォーマットの符号語10_1と y フォーマットの符号語110、
 カウント4は、 y^1 フォーマットの符号語110_00と y フォーマットの符号語10100、
 カウント5は、 y^1 フォーマットの符号語110_01と y フォーマットの符号語10110、
 カウント6は、 y^1 フォーマットの符号語110_10と y フォーマットの符号語11100、
 カウント7は、 y^1 フォーマットの符号語110_11と y フォーマットの符号語11110、
 カウント8は、 y^1 フォーマットの符号語1110_000と y フォーマットの符号語1010100、
 カウント9は、 y^1 フォーマットの符号語1110_001と y フォーマットの符号語1010110、以下同様に、
 カウント15は、 y^1 フォーマットの符号語1110_111と y フォーマットの符号語1111110、
 カウント16は、 y^1 フォーマットの符号語11110_0000と y フォーマットの符号語101010100、
 カウント32は、 y^1 フォーマットの符号語111110_00000と y フォーマットの符号語10101010100、
 カウント64は、 y^1 フォーマットの符号語111110_000000と y フォーマットの符号語1010101010100、
 カウント128は、 y^1 フォーマットの符号語1111110_000000と y フォーマットの符号語101010101010100、
 カウント256は、 y^1 フォーマットの符号語11111110_00000000と y フォーマットの符号語10101010101010100、
 カウント512は、 y^1 フォーマットの符号語111111110_000000000と y フォーマットの符号語1010101010101010100、
 カウント1024は、 y^1 フォーマットの符号語1111111110_0000000000と y フォーマットの符号語101010101010101010100、
 カウント2048は、 y^1 フォーマットの符号語11111111110_00000000000と y フォーマットの符号語10101010101010101010100、
 カウント4096は、 y^1 フォーマットの符号語111111111110_000000000000と y フォーマットの符号語1010101010101010101010100、のようなガンマ符号で表現される、請求項30記載の方法。

【請求項34】 クリーンアップ・ビットの各ランの標識は可変長符号で表現される、請求項30記載の方法。

【請求項35】 スキップすべき係数の個数は可変長符号で表現される、請求項30記載の方法。

【請求項36】 クリーンアップ・ビットの各ランの標識、及び、スキップすべき係数の個数は可変長符号で表

現される、請求項30記載の方法。

【請求項37】 クリーンアップ・ビットの各ランの標識は整数として保持される、請求項30記載の方法。

【請求項38】 整数は最小限のサイズの整数で表わされる、請求項37記載の方法。

【請求項39】 スキップすべき係数の個数は整数として保持される、請求項30記載の方法。

【請求項40】 整数は最小限のサイズの整数で表わされる、請求項39記載の方法。

【請求項41】 クリーンアップ・ビットの各ランの標識、及び、スキップすべき係数の個数は整数として保持される、請求項30記載の方法。

【請求項42】 整数は最小限のサイズの整数で表わされる、請求項41記載の方法。

【請求項43】 データ構造を作成する手順は、係数のグループに対するリファインメント・サブビットプレーン・パスの係数の場所を記述する第1のデータ構造、及び、係数のグループに対するクリーンアップ・サブビットプレーン・パスにの係数の場所を記述する第2のデータ構造を作成することにより、少なくとも一つのデータ構造を作成する、請求項26記載の方法。

【請求項44】 係数のグループは符号ブロックを構成する、請求項43記載の方法。

【請求項45】 係数のグループに関して有意プロパゲーション・パスを実行する手段と、後続のパスで処理されるべき係数のグループ内での係数の場所を示すデータ構造を作成する手段と、クリーンアップ・サブビットプレーン・パスを実行する手段と、を有し、

クリーンアップ・サブビットプレーン・パスは、クリーンアップ・サブビットプレーン・パスの処理の際にはスキップされるべき係数を識別する情報を獲得するためデータ構造にアクセスする手段と、クリーンアップ・パスに含まれるとして識別された係数だけにアクセスするため、獲得された情報を用いて、係数のグループを保持するメモリにアクセスする手段と、メモリから取得したクリーンアップ・ビットを符号化する手段と、によって実行される、装置。

40 【請求項46】 複数のクリーンアップ・ビットが取得され、非クリーンアップ・ビットは無視される、請求項45記載の装置。

【請求項47】 係数のグループは符号ブロックを構成する、請求項45記載の装置。

【請求項48】 上記データ構造を作成する手段は、係数のグループに対しクリーンアップ・サブビットプレーン・パスの係数の場所を記述するデータ構造を作成することにより、少なくとも一つのデータ構造を作成する手段を有する、請求項45記載の装置。

【請求項49】 データ構造は、クリーンアップ・ビッ

トの各ランの標識と、クリーンアップ・ビットの次のランの前に係数のグループ内でスキップすべき係数の個数と、を含む、請求項 4 8 記載の装置。

【請求項 5 0】 クリーンアップ・ビットの各ランの標識とスキップすべき係数の個数のうちの少なくとも一方は、

カウント 1 は符号語 000、

カウント 2 は符号語 001、

カウント 3 は符号語 010、

カウント 4 は符号語 011、

カウント 5 は符号語 1000000000000、

カウント 6 は符号語 1000000000001、以下同様に、

カウント 4096 は符号語 111111111011 のような可変長符号で表現される、請求項 4 9 記載の装置。

【請求項 5 1】 クリーンアップ・ビットの各ランの標識とスキップすべき係数の個数のうちの少なくとも一方は、

カウント 1 は符号語 0、

カウント 2 は符号語 01、

カウント 3 は符号語 1100、

カウント 4 は符号語 1101_0、

カウント 5 は符号語 1101_1、

カウント 6 は符号語 1110_0000、

カウント 7 は符号語 1110_0001、同様に、

カウント 21 は符号語 1110_1111、

カウント 22 は符号語 1111_0000_0000_0000、

カウント 23 は符号語 1111_0000_0000_0001、以下同様に、

カウント 4096 は符号語 1111_1111_1110_1010 のような可変長符号で表現される、請求項 4 9 記載の装置。

【請求項 5 2】 クリーンアップ・ビットの各ランの標識とスキップすべき係数の個数のうちの少なくとも一方は、

カウント 1 は、 γ フォーマットの符号語 0 と γ フォーマットの符号語 0、

カウント 2 は、 γ フォーマットの符号語 10_0 と γ フォーマットの符号語 100、

カウント 3 は、 γ フォーマットの符号語 10_1 と γ フォーマットの符号語 110、

カウント 4 は、 γ フォーマットの符号語 110_00 と γ フォーマットの符号語 10100、

カウント 5 は、 γ フォーマットの符号語 110_01 と γ フォーマットの符号語 10110、

カウント 6 は、 γ フォーマットの符号語 110_10 と γ フォーマットの符号語 11100、

カウント 7 は、 γ フォーマットの符号語 110_11 と γ フォーマットの符号語 11110、

カウント 8 は、 γ フォーマットの符号語 1110_000 と γ フォーマットの符号語 1010100、

カウント 9 は、 γ フォーマットの符号語 1110_001 と γ

フォーマットの符号語 1010110、以下同様に、

カウント 15 は、 γ フォーマットの符号語 1110_111 と γ フォーマットの符号語 1111110、

カウント 16 は、 γ フォーマットの符号語 11110_0000 と γ フォーマットの符号語 101010100、

カウント 32 は、 γ フォーマットの符号語 111110_00000 と γ フォーマットの符号語 10101010100、

カウント 64 は、 γ フォーマットの符号語 111110_00000 0 と γ フォーマットの符号語 1010101010100、

10 カウント 128 は、 γ フォーマットの符号語 11111110_00 00000 と γ フォーマットの符号語 101010101010100、

カウント 256 は、 γ フォーマットの符号語 111111110_0 0000000 と γ フォーマットの符号語 10101010101010100、

カウント 512 は、 γ フォーマットの符号語 1111111110_000000000 と γ フォーマットの符号語 1010101010101010100、

カウント 1024 は、 γ フォーマットの符号語 1111111111 0_000000000 と γ フォーマットの符号語 101010101010101010100、

20 カウント 2048 は、 γ フォーマットの符号語 1111111111 10_0000000000 と γ フォーマットの符号語 10101010101010101010100、

カウント 4096 は、 γ フォーマットの符号語 1111111111 110_00000000000 と γ フォーマットの符号語 1010101010101010101010100、のようなガンマ符号で表現される、請求項 4 9 記載の装置。

【請求項 5 3】 クリーンアップ・ビットの各ランの標識は可変長符号で表現される、請求項 4 9 記載の方法。

30 【請求項 5 4】 スキップすべき係数の個数は可変長符号で表現される、請求項 4 9 記載の方法。

【請求項 5 5】 クリーンアップ・ビットの各ランの標識、及び、スキップすべき係数の個数は可変長符号で表現される、請求項 4 9 記載の方法。

【請求項 5 6】 係数のグループに関して有意プロパゲーション・パスを実行する機能と、

後続のパスで処理されるべき係数のグループ内での係数の場所を示すデータ構造を作成する機能と、

クリーンアップ・サブビットプレーン・パスの処理の際にはスキップされるべき係数を識別する情報を獲得する

40 ためデータ構造にアクセスし、クリーンアップ・パスに含まれるとして識別された係数だけにアクセスするため、獲得された情報を用いて、係数のグループを保持するメモリにアクセスし、メモリから取得したクリーンアップ・サブビットプレーン・パスを実行する機能と、をコンピュータに実現させるためのプログラム。

【請求項 5 7】 リファインメント・ビットのランのサイズを指定するリファインメント・ビットランカウント、リファインメント・ビットのランの間でスキップすべき係数の個数を指定するリファインメント・ビットス

キップカウント、クリーンアップ・ビットのランのサイズを指定するクリーンアップ・ビットランカウント、及び、クリーンアップ・ビットのランの間でスキップすべき係数の個数を指定するクリーンアップ・ビットスキップカウントを収容し、リファインメント・パス又はクリーンアップ・パスの間に処理されるべき係数のグループ内での係数の場所を指示する、少なくとも一つのデータ構造を、コンテキストモデルが読み出す手順と、コンテキストモデルが、少なくとも一つのデータ構造内の情報に基づいてメモリにアクセスする手順と、を有する方法。

【請求項58】 メモリと、メモリに接続されたコンテキストモデルとを具備し、コンテキストモデルは、リファインメント・ビットのランのサイズを指定するリファインメント・ビットランカウント、リファインメント・ビットのランの間でスキップすべき係数の個数を指定するリファインメント・ビットスキップカウント、クリーンアップ・ビットのランのサイズを指定するクリーンアップ・ビットランカウント、及び、クリーンアップ・ビットのランの間でスキップすべき係数の個数を指定するクリーンアップ・ビットスキップカウントを収容し、リファインメント・パス又はクリーンアップ・パスの間に処理されるべき係数のグループ内での係数の場所を指示する、少なくとも一つのデータ構造を読み出し、コンテキストモデルは、少なくとも一つのデータ構造内の情報に基づいてメモリにアクセスする、復号器。

【請求項59】 リファインメント・サブビットプレーン・パスの処理の際にはスキップされるべき係数を識別する情報を獲得するため、後続のパスで処理されるべき係数のグループ内での係数の場所を示すデータ構造にアクセスする手順と、リファインメント・パスに含まれるとして識別された係数だけにアクセスするため、獲得された情報を用いて、係数のグループを保持するメモリにアクセスする手順と、メモリから取得したリファインメント・ビットを符号化する手順と、を有する方法。

【請求項60】 上記データ構造を作成すると共に、有意プロパゲーション・パスの係数を符号化することにより、有意プロパゲーション・パスを実行する手順を更に有する請求項59記載の方法。

【請求項61】 リファインメント・サブビットプレーン・パスの処理の際にはスキップされるべき係数を識別する情報を獲得するため、後続のパスで処理されるべき係数のグループ内での係数の場所を示すデータ構造にアクセスする手段と、リファインメント・パスに含まれるとして識別された係数だけにアクセスするため、獲得された情報を用いて、係数のグループを保持するメモリにアクセスする手段

と、メモリから取得したリファインメント・ビットを符号化する手段と、を有する装置。

【請求項62】 上記データ構造を作成すると共に、有意プロパゲーション・パスの係数を符号化する手段を含み、有意プロパゲーション・パスを実行する手段を更に有する請求項59記載の装置。

【請求項63】 クリーンアップ・サブビットプレーン・パスの処理の際にはスキップされるべき係数を識別する情報を獲得するため、後続のパスで処理されるべき係数のグループ内での係数の場所を示すデータ構造にアクセスする手順と、クリーンアップ・パスに含まれるとして識別された係数だけにアクセスするため、獲得された情報を用いて、係数のグループを保持するメモリにアクセスする手順と、メモリから取得したクリーンアップ・ビットを符号化する手順と、を有する方法。

【請求項64】 上記データ構造を作成すると共に、有意プロパゲーション・パスの係数を符号化することにより、有意プロパゲーション・パスを実行する手順を更に有する請求項63記載の方法。

【請求項65】 ランカウントを保持する第1の部分、スキップカウントを保持する第2の部分、及び、第1の部分と第2の部分を分離する第3の部分を有するメモリと、上記メモリに接続され、上記メモリから同時に獲得されたランカウント及びスキップカウントを復号化する復号器と、を具備した情報を復号化する装置。

【請求項66】 上記メモリの第3の部分は、上記第1の部分と上記第2の部分の間のメモリの使用されない部分を含む、請求項65記載の装置。

【請求項67】 上記メモリの使用されない部分は、上記第1の部分及び上記第2の部分に隣接している、請求項66記載の装置。

【請求項68】 有意プロパゲーション・パスを実行する方法であって、領域に対する有意状態情報に応じて、処理される情報が有意プロパゲーション・パス、リファインメント・パス、又は、クリーンアップ・パスに属するかどうかを判定する手順と、

領域内のサブ領域が、有意プロパゲーション・パス、リファインメント・パス、又は、クリーンアップ・パスの係数を有するかどうかを表わす信号をアサートする手順と、

リファインメント・パス及びクリーンアップ・パスに対するランカウント及びスキップカウントを識別すると共に、有意プロパゲーション・パスの係数のビットを符号化する手順と、

リファインメント・パスにあるものとして認定された係数のビット及びクリーンアップ・パスにあるものとして

10

20

30

40

50

認定された係数のビットを処理する手順と、を有する方法。

【請求項69】 先行ビットが有意プロパゲーション・ビットであり、現在ビットが有意プロパゲーション・ビットではないとき、リファインメント・パス又はクリーンアップ・パスのいずれかに対する新しいランを開始する手順を更に有する請求項68記載の方法。

【請求項70】 ランカウント情報及びスキップカウント情報を保持するデータ構造内のテーブルへのインデックスを、新しいエンタリーへ調節する手順と、新しいエンタリーを新しいランの開始を表わす状態へ初期化する手順と、を更に有する請求項69記載の方法。

【請求項71】 新しいエンタリーを初期化する手順は、スキップ標識を零へ初期化し、ラン標識のある値へ初期化する、請求項70記載の方法。

【請求項72】 各サブ領域は4×4領域により構成される、請求項68記載の方法。

【請求項73】 各サブ領域で有意係数の個数をカウントする手順を更に有する請求項68記載の方法。

【請求項74】 カウントが各サブ領域のサイズと一致する場合、各サブ領域における全てのビットをリファインメントとして処理する手順を更に有する、請求項68記載の方法。

【請求項75】 カウントが零と一致し、有意な近傍が存在しない場合、各サブ領域における全てのビットをクリーンアップとして処理する手順を更に有する、請求項68記載の方法。

【請求項76】 有意プロパゲーション・パスを実行する装置であって、領域に対する有意状態情報に応じて、処理される情報が有意プロパゲーション・パス、リファインメント・パス、又は、クリーンアップ・パスに属するかどうかを判定する手段と、領域内のサブ領域が、有意プロパゲーション・パス、リファインメント・パス、又は、クリーンアップ・パスの係数を有するかどうかを表わす信号をアサートする手段と、

リファインメント・パス及びクリーンアップ・パスに対するランカウント及びスキップカウントを識別すると共に、有意プロパゲーション・パスの係数のビットを符号化する手段と、

リファインメント・パスにあるものとして認定された係数のビット及びクリーンアップ・パスにあるものとして認定された係数のビットを処理する手段と、を有する装置。

【請求項77】 先行ビットが有意プロパゲーション・ビットであり、現在ビットが有意プロパゲーション・ビットではないとき、リファインメント・パス又はクリーンアップ・パスのいずれかに対する新しいランを開始する手段を更に有する請求項76記載の装置。

【請求項78】 ランカウント情報及びスキップカウント情報を保持するデータ構造内のテーブルへのインデックスを、新しいエンタリーへ調節する手段と、新しいエンタリーを新しいランの開始を表わす状態へ初期化する手段と、を更に有する請求項77記載の装置。

【請求項79】 新しいエンタリーを初期化する手段は、スキップ標識を零へ初期化し、ラン標識のある値へ初期化する、請求項78記載の装置。

【請求項80】 各サブ領域は4×4領域により構成される、請求項76記載の装置。

【請求項81】 各サブ領域で有意係数の個数をカウントする手段を更に有する請求項76記載の装置。

【請求項82】 カウントが各サブ領域のサイズと一致する場合、各サブ領域における全てのビットをリファインメントとして処理する手段を更に有する、請求項76記載の装置。

【請求項83】 カウントが零と一致し、有意な近傍が存在しない場合、各サブ領域における全てのビットをクリーンアップとして処理する手段を更に有する、請求項76記載の装置。

【請求項84】 有意プロパゲーション・パスを実行する装置であって、

第1の所定のサイズの第1の領域に対する有意状態情報を受け取る入力、並びに、第2の所定のサイズの第2の領域における各係数と関連したパスが有意プロパゲーション・パスであるか、リファインメント・パスであるか、又は、クリーンアップ・パスであるかを示す第1の出力標識の組を具備した決定パスユニットと、出力標識に接続された入力、次の非リファインメント・ビット出力、次の非クリーンアップ・ビット出力、及び、現在のパス標識出力を具備した処理ユニットと、処理ユニットからの出力へ接続され、上記処理ユニットからの出力に応じて、リファインメント・ビットデータ構造への次のインデックスの標識、リファインメント・ラン標識、リファインメント・スキップ標識、及び、有意プロパゲーション標識を生成する制御ユニットと、が設けられた装置。

【請求項85】 上記処理ユニットは、第1の出力標識の組、及び、処理されている第2の領域の現在の係数を表わすカウントを受け取り、現在の係数に対する第2の出力標識の組を具備し、第2の出力標識の組のうちの一つの出力標識だけが現在の係数に対してアサートされている、選択ユニットと、決定パスユニットからのリファインメント・パス標識及びクリーンアップ・パス標識とカウントを受け取り、既に処理された第2の領域における係数と関連したリファインメント・パス標識及びクリーンアップ・パス標識のビットをマスクすることにより、マスク型リファインメント・パス標識及びマスク型クリーンアップ・パス標識を表現する出力の対を有するマスクユニットと、

マスク型リファインメント・パス標識及びマスク型クリーンアップ・パス標識を受ける入力具備し、有意プロパゲーション・パスに対する次の非リファインメント・ビット位置及び次の非クリーンアップ・ビット位置を表現する出力の対を具備した優先度符号器と、を有する、請求項84記載の装置。

【請求項86】 制御ユニットは、処理ユニットからの出力にตอบสนองし、クリーンアップ・ビットデータ構造への次のインデックスの標識、クリーンアップ・ラン標識、及び、クリーンアップ・スキップ標識を生成する、請求項84記載の装置。

【請求項87】 現在のビットが有意プロパゲーション・パスに属する場合、係数は有意プロパゲーション・パスで処理される、請求項84記載の装置。

【請求項88】 現在のビットがリファインメント・パスに属する場合、リファインメント・パスのランレングスであるKと一致するK個のビットがリファインメント・パスで処理される、請求項84記載の装置。

【請求項89】 現在のビットがクリーンアップ・パスに属する場合、クリーンアップ・パスのランレングスであるKと一致するK個のビットがクリーンアップ・パスで処理される、請求項86記載の装置。

【請求項90】 次の非リファインメント・ビットが現在の係数よりも時間的に後で処理されるべきとき、制御ユニットは、ランレングスと一致するリファインメント・ラン標識を設定し、第2の領域での係数のスキップは、現在の係数に基づいて行なわれるべきではない旨を指示するようにリファインメント・スキップ標識を設定する、請求項84記載の装置。

【請求項91】 制御ユニットは、符号ブロック内でのリファインメント・ビットの場所を指示するランカウント及びスキップカウントを保持するデータ構造へのインデックスを増加させるべき旨を指示するようにリファインメントの次のインデックス標識を設定する、請求項90記載の装置。

【請求項92】 次の非リファインメント・ビットが現在の係数よりも時間的に後で処理されるべきとき、制御ユニットは、ランレングスと一致するリファインメント・ラン標識を設定し、第2の領域での係数のスキップは、現在の係数に基づいて行なわれるべきではない旨を指示するようにリファインメント・スキップ標識を設定し、

さらに、制御ユニットは、符号ブロック内でのリファインメント・ビットの場所を指示するランカウント及びスキップカウントを保持するデータ構造へのインデックスを増加させるべき旨を指示するようにリファインメントの次のインデックス標識を設定し、

さらに、制御ユニットは、クリーンアップ・ビットの現在のランが現れていない旨を指示するクリーンアップ・ラン標識を設定し、次の非リファインメント・ビット位

置から第2の領域における現在係数の位置に等しい数を差し引いた値に一致するクリーンアップ・スキップ標識を設定する、請求項86記載の装置。

【請求項93】 制御ユニットは、符号ブロック内でのクリーンアップ・ビットの場所を指示するランカウント及びスキップカウントを保持するデータ構造へのインデックスを変更するべきではない旨を指示するようにクリーンアップの次のインデックス標識を設定する、請求項92記載の装置。

【請求項94】 有意プロパゲーション・インデックスは、現在の係数が有意プロパゲーション・パスに属さない旨を示すように設定される、請求項93記載の装置。

【請求項95】 次の非クリーンアップ・ビットが現在の係数よりも時間的に後で処理されるべきとき、制御ユニットは、ランレングスと一致するクリーンアップ・ラン標識を設定し、第2の領域での係数のスキップは、現在の係数に基づいて行なわれるべきではない旨を指示するようにクリーンアップ・スキップ標識を設定する、請求項86記載の装置。

【請求項96】 制御ユニットは、符号ブロック内でのクリーンアップ・ビットの場所を指示するランカウント及びスキップカウントを保持するデータ構造へのインデックスを増加させるべき旨を指示するようにクリーンアップの次のインデックス標識を設定する、請求項95記載の装置。

【請求項97】 制御ユニットは、さらに、クリーンアップ・ビットの現在のランが現れていない旨を指示するクリーンアップ・ラン標識を設定し、次の非リファインメント・ビット位置から第2の領域における現在係数の位置に等しい数を差し引いた値に一致するクリーンアップ・スキップ標識を設定する、請求項96記載の装置。

【請求項98】 制御ユニットは、符号ブロック内でのクリーンアップ・ビットの場所を指示するランカウント及びスキップカウントを保持するデータ構造へのインデックスを変化させるべきではない旨を指示するようにクリーンアップの次のインデックス標識を設定する、請求項97記載の装置。

【請求項99】 有意プロパゲーション・インデックスは、現在の係数が有意プロパゲーション・パスに属さない旨を示すように設定される、請求項98記載の装置。

【請求項100】 決定パスユニットは、NとMが整数を表わすとき、処理される係数毎に1個ずつの所定の数のN×M領域を検査する、請求項84記載の装置。

【請求項101】 N×M領域は3×3領域により構成される、請求項100記載の装置。

【請求項102】 N×M領域の所定の数は16個である、請求項100記載の装置。

【請求項103】 第1の出力標識の組は、有意プロパゲーション・パス、リファインメント・パス、及び、クリーンアップ・パスの出力標識を含み、有意プロパゲ

ション・パス、リファインメント・パス、及び、クリーンアップ・パスの各出力標識は、16ビット幅である、請求項86記載の装置。

【請求項104】 有意プロパゲーション・パス、リファインメント・パス、及び、クリーンアップ・パスの各出力標識は、第2の領域の係数に対応した1ビットを有し、その中の唯一のビットだけが各サイクル中にアサートされる、請求項86記載の装置。

【請求項105】 マスクユニットは、既に処理された係数に対応するリファインメント・パス及びクリーンアップ・パスの各標識の信号ラインをマスクする、請求項86記載の装置。

【請求項106】 優先度符号器は零検出用優先度符号器を含む、請求項85記載の装置。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は、圧縮及び伸張の技術に係り、特に、ラン・スキップカウントに基づくコンテキストモデル・スキッピング技術及びメモリアクセス技術に関する。

【0002】

【従来の技術】データ圧縮は、大量のデータを蓄積、伝送するための非常に有効なツールである。たとえば、文書のファクシミリ伝送のような画像を伝送するために要する時間は、画像を提示するために必要なビット数を減少させるため圧縮が使用されると、劇的に削減される。

【0003】従来技術では、多種多様なデータ圧縮技術が知られている。圧縮技術は、損失のある符号化と損失の無い符号化の二つのカテゴリに大別される。損失のある符号化には、原データの完全な再構成が保証されないような情報の損失を生じる符号化が含まれる。損失のある圧縮の目標は、原データへの変更が邪魔にならないか、又は、検出できないように行なわれることである。損失の無い圧縮の場合、全ての情報が保持され、完全な再構成ができるようにデータを圧縮することである。

【0004】損失の無い圧縮の場合、入力シンボル又は強度データは、出力符号語に変換される。入力は、画像、オーディオ、1次元データ（たとえば、空間的に変化するデータ）、2次元データ（たとえば、空間的な2方向で変化するデータ）、又は、多次元／多重スペクトルデータを含む。圧縮が成功した場合、符号語は、入力信号（若しくは強度データ）の「ノーマル」表現におけるビット数よりも少ないビットで表現される。損失の無い符号化方法は、辞書的な符号化法（たとえば、Lempel-Ziv法）、ランレングス符号化法、エニュメラティブ(enumerative)符号化法、及び、エントロピー符号化法を含む。損失の無い画像圧縮の場合、圧縮は、予測又はコンテキストと符号化に基づく。ファクシミリ圧縮用のJBIG標準と、連続階調画像用のDPCM（差分パルス符号変調-JPEG標準における一つのオプション）は、損失の無い

画像用圧縮の例である。損失のある圧縮の場合、入力シンボル又は強度データは、出力符号語へ変換する前に量子化される。量子化は、重要ではない特性を除去すると共に、関連性のあるデータの特性を保存するよう意図されている。量子化の前に、損失のある圧縮システムは、屢々、エネルギー集約を行なうため変換を使用する。JPEGは、画像データ用の損失のある符号化方法の一例である。

【0005】可逆変換（ウェーブレット変換、コンポーネント変換）は、損失のある圧縮、及び、損失の無い圧縮の両方の圧縮に使用される。不可逆変換（ウェーブレット、コンポーネント、離散コサイン）は、損失のある圧縮だけに使用される。

【0006】新たなJPEG 2000復号化標準は、変換を利用し、画像用の新しい符号化体系及び符号ストリーム規定を提供する。JPEG 2000標準は復号化標準であり、復号器のあるべき形を定義するが、この定義は、特に、損失の無い圧縮用の符号器を制約する。JPEG 2000標準の下で、各画像は矩形タイルに分割される。2個以上のタイルが存在する場合、画像のタイル張りによって、タイルコンポーネントが生成される。画像は多数のコンポーネントを含む。たとえば、カラー画像は、赤、緑及び青のコンポーネントを有する。タイルコンポーネントは、相互に独立に抽出若しくは復号化される。

【0007】画像のタイル張り後、タイルコンポーネントは、ウェーブレット変換を用いて一つ以上の異なる分解レベルに分解される。これらの分解レベルは、原タイル・コンポーネントの水平及び空間周波数特性を記述する係数で占められた多数のサブバンドを収容する。係数は、画像全体ではなく、局所領域に関する周波数情報を与える。すなわち、少数の係数が単一のサンプルを完全に記述する。分解レベルは、サブバンドの連続した分解レベルの水平分解能及び垂直分解能が前の分解レベルの約半分になるように、空間的な倍率2で次の分解レベルに関連付けられる。

【0008】サンプルと同数の係数が存在するが、情報内容は、数個の係数だけに集中する傾向がある。量子化によって、多数の係数の数値精度は、不釣合に低い歪み（量子化ノイズ）の導入と共に減少する。エントロピー符号器による付加的な処理は、これらの量子化された係数を表現するため要求されるビット数を減少させ、場合によっては原画像よりも著しく減少させる。

【0009】タイル・コンポーネントの個別のサブバンドは、さらに、符号ブロックに分割される。符号ブロックは、区域にグループ化される。これらの係数の矩形アレイは、独立に抽出され得る。符号ブロック中の係数の個別のビットプレーンは、3段階の符号化パスでエントロピー符号化される。3段階のうちの各符号化パスは、ビットプレーン圧縮画像データに関するコンテキスト（前後関係）情報を収集する。

10

20

30

40

50

【0010】これらの符号化パスから生成されたビットストリーム圧縮画像データは、レイヤにグループ分けされる。レイヤは、符号ブロックからの連続した符号化パスの任意のグループ分けである。レイヤ化は柔軟性に富んでいるが、連続した各レイヤがより高品質の画像に寄与することが前提である。各分解能レベルでのサブバンド係数の符号ブロックは、区域(precincts)と呼ばれる矩形領域に分割される。

【0011】パケットは、圧縮符号ストリームの基本単位である。パケットは、一つのタイルコンポーネントの10 一つの分解能レベルの一つの予測レイヤからの圧縮画像データを含む。これらのパケットは、符号ストリーム中に定められた順序で配置される。

【0012】タイルに関連した符号ストリームは、パケットに構成され、一つ以上のタイル部分に並べられる。タイル部分ヘッダは、マーカ及びマーカセグメント、又は、タグの系列によって構成され、あらゆるタイルコンポーネントの位置を見つけ、抽出し、復号し、再構築するために必要な種々の仕組み及び符号化スタイルに関する情報を収容する。全符号ストリームの先頭に20 は、マーカ及びマーカセグメントにより構成された主ヘッダがあり、主ヘッダは、原画像に関する情報並びに類似した情報を提供する。

【0013】符号ストリームは、アプリケーションが画像の意味、及び、画像に関するその他の情報の意味を解釈できるように、随意的にファイルフォーマットにまとめられる。このファイルフォーマットは、符号ストリーム以外のデータを収容する。

【0014】JPEG 2000符号ストリームの復号化は、符号化手順の順序を逆転させることにより実行される。図30 1には、圧縮画像データ符号ストリームに作用するJPEG 2000標準符号化体系のブロック図が示されている。図1を参照するに、最初に、ビットストリームがデータ順序付けブロック101によって受信され、データ順序付けブロック101は、レイヤ及びサブバンド係数を再グループ分けする。算術符号器102は、前に符号化された、ビットモデリングブロック103から与えられたビット・プレーン圧縮画像データに関する係数及びビットモデリングブロック103の内部状態からのコンテキスト40 情報を使用して、圧縮ビットストリームを復号化する。

【0015】次に、符号ストリームは、量子化ブロック104によって量子化され、量子化ブロック104は、ROI(領域選択画質向上)ブロック105によって示されるような領域選択画質向上処理(ROI)に基づいて量子化を行なう。量子化後、逆ウェーブレット/空間変換が変換ブロック106によって係数に適用され、その後、DCレベルシフト及び選択的コンポーネント変換ブロック107が続く。これにより、再生画像が生成される。

【0016】

【発明が解決しようとする課題】本発明は、情報を符号化及び復号化する方法並びに装置の提供を目的とする。

【0017】

【課題を解決するための手段】一実施例において、本発明の装置は、メモリ及び復号化ハードウェアを含む。メモリは、ラン・カウント、及び/又は、スキップ・カウントを蓄積し、復号化ハードウェアはラン・カウント、及び/又は、復号化中にメモリから取得されたスキップ・カウントを復号化する。

【0018】本発明は、以下の実施例の記載及び添付図面を参照することによって十分に理解されるであろう。しかし、実施例の記載及び添付図面は、本発明を特定の実施例に限定するものではなく、本発明の説明と解明を意図するものである。

【0019】

【発明の実施の形態】符号化を実行する技術について説明する。符号化を実行する技術は、JPEG 2000標準を実現するため、特徴セットを操作するため、或いは、特徴セットへ追加するため使用される。すなわち、JPEG 2000標準として、参考のため引用したITU-T Rec. T.800|ISO/IEC FDIS 15444: 2000 JPEG Image Coding Systemに記載されている情報テクノロジー—JPEG 2000画像符号化システムであるCore Coding System(コア・コーディング・システム)は、導入者に多数の選択の範囲を残す。上記文献に記載された技術の目的は、ソフトウェア、ハードウェア及び/又はファームウェアにおいて、高速、低価格、小メモリ容量、及び/又は、性能豊富な手段を実現するため、JPEG 2000での選択の範囲を利用することである。

【0020】以下では、本発明が完全に理解できるように、多数の細部について説明する。しかし、本発明がこれらの特定の細部を用いることなく実施されることは、当業者には明らかであろう。その他の場合、周知の構成及び装置は、本発明の本質がわかり難くなることを避けるために、詳細図ではなくブロック図の形式で示されている。さらに、詳細には記載されていないブロック、ロジック又は機能は、周知の手段を用いて実現されるか、或いは、当業者によって周知のハードウェア、ソフトウェア及び/又はファームウェアを用いて容易に実現される。一部の技術及び手段は、疑似コードを用いて記述されていることに注意する必要がある。しかし、このことは、この一部の技術及び手段が、ソフトウェアだけによって実現されることを意味するわけではなく、むしろ、このような記載は、当業者が容易に理解するであろう項目の機能を簡単に説明するために、屢々、選択される。

【0021】以下の詳細な説明の一部分は、コンピュータメモリ内のデータビットに対する演算のアルゴリズムと記号的表現とを用いて提示される。これらのアルゴリズム的記述及び表現は、データ処理技術の分野の当業者

が、自分の業績をその分野の当業者に最も効率的に伝えるために使用する手段である。ここで、アルゴリズムは、一般的に、所望の結果を導く一貫した手順のシーケンスであると考えられる。これらの手順は、物理量の実際的な操作を必要とする手順である。通常、必ずしも不可欠ではないが、これらの物理量は、記憶、転送、合成、比較、或いは、操作することが可能な電気信号又は磁気信号の形式で得られる。主として、一般的な用法であるとの理由から、これらの信号は、ビット、値、要素、シンボル、文字、項、数などによって指定することが時に好都合であることがわかる。

【0022】しかし、これらの用語及び類義語は、適切な物理量と関連付けられ、物理量に与えられた便宜的なラベルに過ぎない。特に断らない限り、以下の説明から明らかであるように、「処理」、「コンピューティング」、「計算」、「決定」、或いは、「表示」のような用語を利用する記述は、コンピュータシステム若しくは類似した電子コンピューティング装置の動作及び処理を示すものであり、コンピュータシステムのレジスタ及びメモリ内で物理（電子）量として表現されたデータを操作し、同じように、コンピュータシステムのメモリ若しくはレジスタ、又は、他の情報記憶装置、情報伝送装置、若しくは、情報表示装置内で物理量として表現された他のデータへ変換する。

【0023】本発明は、以下で説明する動作を実行する装置に関する。この装置は、特に、要求された用途に応じて構成されるか、或いは、選択的に作動され、若しくは、コンピュータに記憶されたコンピュータプログラムを用いて再構成される汎用コンピュータを含む。このようなコンピュータプログラムは、たとえば、フレキシブルディスク、光ディスク、CD-ROM、光磁気ディスクなどを含む任意のタイプのディスクや、読み出し専用メモリ（ROM）や、ランダム・アクセス・メモリ（RAM）や、EPROMや、EEPROMや、磁気若しくは光カードや、電子命令を記憶するため適した任意のタイプの媒体のような、コンピュータシステムバスに接続された、コンピュータ読み取り可能な記憶媒体に記憶されるが、これらの例示的な記憶媒体に制限されるものではない。

【0024】ここで説明するアルゴリズム及びディスプレイは、本来的に特定のコンピュータ若しくはその他の装置に関連付けられたものではない。種々の汎用システムが、ここで教示された事項に応じたプログラムと共に使用される。或いは、要求された方法の手順を実行するため、より専用化された装置を構成した方が便利な場合もある。多様なこれらのシステムに対し要求される構成は、以下の記載から明らかになる。さらに、本発明は、特定のプログラミング言語に基づいて説明されていない。以下で説明するような本発明の教示事項を実現するために、多様なプログラミング言語を使用することが

認められるであろう。

【0025】機械読み取り可能な媒体は、機械（たとえば、コンピュータ）によって読み取り可能な形式で情報を記憶若しくは伝送する任意のメカニズムを含む。たとえば、機械読み取り可能な媒体は、読み出し専用メモリ（ROM）と、ランダム・アクセス・メモリ（RAM）と、磁気ディスク記憶媒体と、光記憶媒体と、フラッシュメモリ装置と、電氣的、光学的、音響的若しくはその他の形式の伝搬信号（たとえば、搬送波、赤外線信号、デジタル信号など）と、を含む。

【0026】〔概要〕図29は、符号器の一実施例のブロック図である。図29を参照するに、データ・インタフェース（I/F）2901は、符号化されるべきデータ、或いは、復号化後に出力されるべきデータを受信するため接続される。DCレベルシフタ2902は、データ・インタフェース2901に接続され、符号化中及び復号化中にDCレベルシフトを実行する。ウェーブレット変換器2903は、DCレベルシフタ2902に接続され、処理フローの方向に依存して、順ウェーブレット変換又は逆ウェーブレット変換を実行する。一実施例において、ウェーブレット変換器2903は、5、3-可逆ウェーブレット変換、及び、5、3-不可逆ウェーブレット変換を実行し、画像を2乃至5レベルに分解する。ラインバッファ2904は、ウェーブレット変換器2903に接続され、ウェーブレット変換を実行する際に、ウェーブレット変換器2903にデータを供給する。

【0027】スカラー量子化/逆量子化ブロック2905は、ウェーブレット変換器2903に接続され、スカラー量子化を実行する。一実施例において、スカラー量子化は、5、3-ウェーブレット変換だけのため使用される。プリコーダ2906は、スカラー量子化ブロック2905に接続され、プリコーディングを行なう。一実施例において、プリコーダ2906は、係数を2の補数から符号付きの尺度（大きさ）に変換する（復号化の場合には、逆変換する）。プリコーダは、零ビットプレーンを決定する。ワークメモリA及びワークメモリBは、パケットヘッダ処理器2907と共に、プリコーダ2906に接続される。ワークメモリA及びワークメモリBと、パケットヘッダ処理器2907へのインタフェースは、ビットモデリングMQ符号器2908_{i-N}にも接続される。各MQ符号器2908_{i-N}は、符号化データ（JPEG 2000の用語では圧縮データ）を保持する個別の符号メモリ2911_Nに接続される。符号メモリからの符号化データと、パケットヘッダ処理器2907からのパケットヘッダは、符号化データとして出力される。これは、JPEG 2000ビットストリームである。付加的な機能ブロック（図示しない）は、主ヘッダ及びタイトル部ヘッダの作成/読出しのため使用される。ビットストリーム及びヘッダは、JPEG 2000符号ストリームを形成す

る。

【0028】〔サブビットプレーンに対するスキップを含むコンテキスト・モデル・データ構造〕JPEG 2000において、（最上位ビット（MSB）から始めて下位ビットへ）初期的に全零ではない係数のビットプレーンに対して、各係数は、有意プロパゲーション、リファインメント、クリーンアップの三つのサブビットプレーンパスのうちの一つのパスで符号化される。図2Aには、係数毎に、1ビットプレーンのサブビットプレーンパスが識別された8×8符号ブロックの一例が示されている。図2Aを参照すると、SPは、有意プロパゲーション・パスを表わし、Rは、リファインメント・パスを表わし、Cは、クリーンアップ・パスを表わす。図2Aにおける指数0～63は、符号ブロック走査順序を示す。このようにして、走査順序は、下向きに4係数、次に、最上位行に戻るという動作を符号ブロック全体に亘って繰り返す。符号ブロック全体の走査が終了した後、次に、走査は、各列の5番目の係数から下向きに、残りの符号ブロックの全域に亘って続けられる。

【0029】典型的な実現例では、ビットプレーンの符号化パス毎に1回ずつの合計3回に亘って係数のブロック全体を読み出す。この技術は、各ビットプレーンの有意プロパゲーション・パスに対し係数ブロックの全体を読み出し、リファインメント・パスとクリーンアップ・パスに対して実際に必要とされる係数だけを読み出す方法を説明する。

【0030】図2Aの各セルの左側において、実線は、リファインメント・サブビットプレーンパスの係数を示し、点線は、リファインメント・サブビットプレーンパスでスキップされた係数を表わす。図2Aの各セルの右側の実線は、クリーンアップ・サブビットプレーンパスに対する係数を示す。パスが係数毎に識別されると、係数が処理される。

【0031】データ構造は、後述の処理を用いて、有意プロパゲーション・パス中に構築される。このデータ構造は、メモリへのアクセス回数を低減させるため、コンテキストモデルによって使用される。このデータ構造を用いることによって、情報が属するパスがどのパスであるかを判定するためセル毎に検査し、セルをスキップする必要があったのに対して、コンテキストモデルは、メモリに1回だけアクセスすればよい。さらに、このデータ構造は、たとえば、クリーンアップ・ビットが同時に*

```

ri=0          //リファインメント用インデックス
ci=0          //クリーンアップ用インデックス
r_run[ri]=0    //リファインメント用ランカウント
r_skip[ri]=0   //リファインメント用スキップカウント
c_run[ci]=0    //クリーンアップ用ランカウント
c_skip[ci]=0   //クリーンアップ用スキップカウント
state=INITIAL  //状態stateは、INITIAL、SIG_PROP、REFINE又はCLEAN
UPである。

```

* 4ビットだけ符号化されるときのように、多数の場所へ同時にアクセスすることを可能にさせる。

【0032】表1及び表2は、それぞれ、リファインメント・サブビットプレーンパスにおける係数の場所及びクリーンアップ・サブビットプレーンパスにおける係数の場所を記述する。インデックス毎に、サブビットプレーンパスにおける係数の個数のランカウントと、異なるパスに含まれる後続係数の個数のスキップカウントが示されている。これらのデータ構造は、サブビットプレーンパスを効率的に符号化することを可能にさせる。そのために、他のパスにおける係数をスキップできるようにする。

【0033】

【表1】

表1
リファインメントビット用データ構造

インデックス	ラン	スキップ
0	0	1
1	2	8
2	1	3
3	1	48

【0034】

【表2】

表2
クリーンアップビット用データ構造

インデックス	ラン	スキップ
0	0	8
1	2	2
2	2	2
3	2	2
4	16	1
5	3	1
6	3	1
7	3	1
8	15	0

この処理は、ハードウェア、ソフトウェア、又は、両方の組み合わせを含む処理ロジックによって実行される。一実施例において、データ構造を作成し、データ構造を使用するこの処理ロジックは、図29のビットモデルングMQ符号器2908_{1-N}に設けられる。処理中に、これらのデータ構造を作成するため、データ構造が最初に初期化される。

【0035】

【0036】状態変数は、実行（ラン）の開始と中央を
 区別するため使用される。状態変数は、前の係数用の符
 号化パスを示す。現在の係数が同じである場合、ラン若
 しくはスキップのサイズは増加し、異なる場合、新しい*

*ランが開始される。符号ブロックの各係数は、別々のカ
 ウントを生成するため、符号ブロック走査順に考慮され
 る。

【0037】

```
For y1=0 to maximum-for-y1 step 4
  for x=0 to maximum-for-x step 1
    for y2=0 to maximum-for-y2 step 1
      process coefficient[x,y1+y2]
```

上記コードにおいて、y1の最大値は、符号ブロックの高
 さ ("height-1)&~3") よりも小さい4の最大の整数倍 10 ある。

である。xの最大値は、符号ブロックの"width-1"であ

【0038】

る。y2の最大値は、3と"height-y1-1"の小さい方であ *

```
if 係数が前のビットプレーンにおいて有意である、then
  if stateがREFINEでない、then
    ri=ri+1
    r_run[ri]=1
    r_skip[ri]=0
    state=REFINE
  else
    r_run[ri]=r_run[ri]+1
    c_skip[ci]=c_skip[ci]+1
  else if 係数の近傍が有意である、then
    (係数は予測された有意な符号)
    r_skip[ri]=r_skip[ri]+1
    c_skip[ci]=c_skip[ci]+1
    state=SIG_PROP
  else
    stateがCLEANUPではない、then
      ci=i+1
      c_run[ci]=1
      c_skip[ci]=0
      state=CLEANUP
    else
      c_run[ci]=c_run[ci]+1
      r_skip[ri]=r_skip[ri]+1
```

【0039】この手続を適用した結果、有意プロバゲ
 ション・パスの全係数は符号化され、リファインメント
 ・ビット及びクリーンアップ・ビットに対するデータ構
 造が作成される。

【0040】必要に応じて、ランカウンタは、行を超え
 て元に戻らないようにすることができる。この行のラッ
 プアラウンドを防止するための処理の一実施例は、以下
 の疑似コードに記載される。これにより、境界を非常に
 簡単に扱うことが可能になる。

【0041】

```
//。
for y1=0 to maximum-for-y1 step 4
  for x=0 to maximum-for-x step 1
    for y2=0 to maximum-for-y2 step 1
      process coefficient[x,y1+y2]
    if stateがREFINEである、then
      ri=ri+1
      r_run[ri]=0
      r_skip[ri]=0
      state=INITIAL
    else if stateがCLEANUPである、then
      ci=ci+1
      c_run[ci]=0
      c_skip[ci]=0
      state=INITIAL
    //。
```

値を整数（32ビットコンピュータの場合には、32ビットなど）として保持することが最も好都合である。最悪のケースは、長さ0のランでスタートした長さ1のランである。JPEG 2000において、符号ブロックの係数は、最大で4096個に制限される。符号ブロックの幅と高さも最大で1024個の係数に制限される。全部で4096個の係数の任意のサイズの符号ブロックに対し、ランカウントが行のグループの全域で継続する場合、4097個のメモリロケーションが、そのメモリサイズに対するメモリロケーションの最大数である。64×64の符号ブロックに対し、ランカウントが4行ずつのグループ毎にスタートする場合、 $(4 \times 64 + 1) \times (64 / 4) = 4112$ 個のメモリロケーションが最大値である。1024×4の符号ブロックに対し、ランカウントが4行ずつのグループ毎にスタートする場合、 $(4 \times 4 + 1) \times (1024 / 4) = 4352$ 個のメモリロケーションが最大値である。

【0043】ハードウェアのメモリを節約するため、最小限の固定数のビットがランカウント及びスキップカウントのため使用され得る。最初のカウントがランカウントとスキップカウントのどちらであるかを示す標識が信号（たとえば、1ビット信号標識）で示されたとき、ランカウントは1よりも大きい（かつ、0を符号化する能力は要求されない）。全部で4096個の係数をもつ任意のサイズの符号ブロックに対して、ライン（行）のグループに対してランカウントが継続する場合、最初のカウントがランであるか、又は、スキップであるかを示すために、1ビットが使用され、49,153ビット全体に対して、4096×12ビットが使用される。64×64符号ブロックに対して、ランカウントが4行ずつのグループ毎に始まる場合、4行ずつの各グループに対し最初のカウントがランであるかスキップであるかを示すため1ビットが使用される。かくして、ビット数は、 $1 \times 64 / 4 + 4096 \times 12 = 49,168$ ビットである。1024×3の符号ブロックに対し、ランカウントが4行のグループ毎に始まる場合、ビット数は、 $1 \times 1024 / 4 + 4096 \times 12 = 49,408$ ビットである。

【0044】可変長符号の一実施例は、カウントを表現するため使用され得る。表3では、小さいカウントが少数のビット（たとえば、3ビット）で表現され、大きいカウントは、多数のビット（たとえば、13ビット）で表現される。このようなアプローチの目標は、比較的小さい符号語を頻繁に使用できるように、殆どのカウントを、1、2、3若しくは4で表わすことである。より簡単に実現するために、二つのサイズだけが使用される。しかし、三つ以上のサイズを使用して、複雑さを増しても構わない。

【0045】

【表3】

表3
簡単なカウント用の可変長符号の一例

カウント	符号語
1	000
2	001
3	010
4	011
5	100000000000
6	100000000001
...	...
4096	1111111111011

この符号の場合、全てのランレングスが1（すなわち、全符号語が3ビット）となるとときに最悪の状況が生ずる。3通りの状況（行を横断してカウントする状況、4行ずつのグループによる64×64符号ブロックの状況、4行ずつのグループによる1024×4符号ブロックの状況）に対し、総ビット数は、それぞれ、12, 289ビット、12, 304ビット、及び、12, 544ビットになる。

【0046】メモリ使用量の削減は、もっと複雑な可変長符号を用いることによって達成される。優れた構造の符号は、表4に示されるような、ガンマ符号、 γ^1 又は γ (BBell, Cleary, Whitten "Text Compression", Prentice Hall, NJ, 1990のAppendix A) である。

【0047】

【表4】

表4 カウント用の構造化可変長符号

カウント	符号語 (γフォーマット)	符号語 (γフォーマット)
1	0	0
2	10_0	100
3	10_1	110
4	110_00	10100
5	110_01	10110
6	110_10	11100
7	110_11	11110
8	1110_000	1010100
9	1110_001	1010110
...
15	1110_111	1111110
16	11110_0000	101010100
32	111110_00000	10101010100
64	111110_000000	1010101010100
128	11111110_0000000	101010101010100
256	111111110_00000000	10101010101010100
512	1111111110_000000000	1010101010101010100
1024	11111111110_0000000000	101010101010101010100
2048	111111111110_00000000000	10101010101010101010100
4096	1111111111110_000000000000	1010101010101010101010100

γ' と γ は、符号語のビットの並べ方だけが相違する。
 γ' 符号語中の“_”は、符号語の一部ではなく、カウン
 タからプレフィックスを分離することによって見易くさ
 せるためのものである。最悪の状況は、3ビットを必要
 とする2のカウントの場合に生じる。3通りの状況（行
 を横断してカウントする状況、4行ずつのグループによ
 る 64×64 符号ブロックの状況、4行ずつのグループ
 による 1024×4 符号ブロックの状況）に対し、必要
 とされる総ビット数は、それぞれ、6、145ビット、
 6、160ビット、及び、6、400ビットになる。

【0048】表5は、最長符号語が16ビットで表わさ
 れるカウント1...4096に対する符号の一実施例
 である。カウント1、2、3、4又は5は、それぞれ、
 1、2、3、4及び5によって表現される。カウント6
 ~21は、8ビットで表わされる。カウント22~40
 96は、16ビットで表わされる。3及び6のカウント
 は、最悪の状況である。3通りの状況（行を横断してカ
 ウントする状況、4行ずつのグループによる 64×64
 符号ブロックの状況、4行ずつのグループによる 1024×4
 符号ブロックの状況）に対し、総ビット数は、そ
 れぞれ、5、463ビット、5、478ビット、及び、
 5、718ビットである。

【0049】

【表5】

表5 カウント用の最適可変長符号

カウント	符号語
1	0
2	01
3	1100
4	1101_0
5	1101_1
6	1110_0000
7	1110_0001
...	...
21	1110_1111
22	1111_0000_0000_0000
23	1111_0000_0000_0001
...	...
4096	1111_1111_1110_1010

ハードウェアによる可変長符号を使用する場合、同じク
 ロックサイクル中にランカウントとスキップカウントの
 両方へアクセスすることが望ましい。一実施例におい
 て、メモリは、最小サイズよりも1語（たとえば、16
 ビット）分だけ大きいので、フラッシュが簡単である。
 たとえば、16ビット語の場合、ランカウントは163
 ビットを使用する。したがって、最後の語は3ビットだ
 けを使用する。これにより、1語を完成するために、1
 3ビットをパディングする必要が生じる。スキップカウ
 ントは85ビットを使用する。したがって、最後の語
 は、5ビットしか使用しない。このため、1語を完成す
 るには、11ビットをパディングする必要がある。メモ
 リサイズが、

$$\text{メモリサイズ} \geq ((163 + 13) / 16) + ((85 + 11) / 16)$$

 すなわち、

$$\text{メモリサイズ} \geq 17$$

であるならば、ランカウントとスキップカウントのパデ
 イングは独立でもよい。サイズが16であるならば、1
 語は、ランカウントと、スキップカウントと、両者の間
 のパディングとを含む。図30には、ランカウントとス

キップカウントの両方を備えた16ビット語の一例が示されている。

【0050】図2Bは、可変長ラン・スキップカウント用のメモリの説明図である。このメモリ構造によれば、ランカウントをメモリの一方側(201)から開始し、スキップカウントをメモリの他方側(202)から開始させることが可能である。メモリの一方側201は、始まりでも終わりでもよく、他方側202は、終わりでも始まりでもよい。これにより、1ラン可変語と1スキップ可変語のスタートは、同時にわかっているので、ランカウントとスキップカウントを同時並行的に復号化できるようになる。そのため、ランカウントを先に復号化し、その長さを判定し、次に、スキップカウントを復号化しなくてもよい。直列的である場合(ラン・スキップ・ラン、以下同様である場合)、(一方を復号化しない限り他方を見つけれられないので)一つずつ判明することになる。

【0051】別個のスキップカウント及びランカウントは、図2Bに示されたメモリで情報を復号化するため使用される。或いは、1台の復号器をスキップカウントとランカウントの両方で共用してもよい。

【0052】〔コンテキストモデル用ハードウェア〕コンテキストモデルはハードウェアに実現される。ハードウェアにおいて、一つの目標は、MQ符号器が待機状態にならないように、できる限り早く次のコンテキストを生成することである。

【0053】〔メモリ構成〕図3の(A)～(D)は、コンテキストモデルの実施例のための近傍係数及びメモリ構成を示す図である。個別の係数用のコンテキストモデルは、図3Aに示されるように、高々、 3×3 近傍に基づいている。一実施例において、4ビットが同時に処理される。このような状況において、4個の係数311～314のグループに対するコンテキストモデルは、図3Bに示されるように、高々、 3×6 近傍に基づいている。ハードウェアへのメモリアクセスは、2のべき乗でグループ化されたデータを処理することが屡々望ましい。したがって、 3×6 領域を含むような2のべき乗に基づく領域は、 4×8 領域である。図3の(C)は、係数の 4×8 領域の部分集合である 3×6 近傍を示す図である。図3の(C)の 4×8 領域全体へのアクセスは、*40

* 同一のメモリ若しくは同一ではないメモリは別々のアクセスとして実行される。図3の(D)は、4個の 2×4 領域301～304に分割された 4×8 領域を示す。 2×4 領域は、並行したランダムアクセスのため、異なるメモリへ個別に格納される。このメモリ構造によって、係数のグループからのコンテンツを判定するため必要な全ての情報をメモリから、順番にではなく、同時に読み出すことが可能になる。すなわち、係数情報の 4×8 ブロック全体は、同時にアクセスされる。

10 【0054】図4は、 16×16 符号ブロックに対するランダムアクセス用の有意メモリ構成の一実施例を示す図である。一実施例では、たとえば、 32×32 、 64×64 のような他のサイズを取り扱うことができるが、これらのサイズには限定されない。図4を参照するに、各係数は、4個のメモリ(A、B、C又はD)のうちの1つに割り当てられる。一部のグループ(一番上の2行と一番下の2行)は、他のグループのサイズの半分のサイズである。その理由は、図3の(D)において、符号ブロックの最初の2行に対し、一番上の2行が符号ブロックの外側にある(エッジから外れている)からである。同様な境界条件は、符号ブロックの一番下にも現れる。

【0055】一実施例において、メモリは、有意状態用の係数に対し1ビット(1アドレスについて全部で8ビット)を記憶する。他の一実施例において、メモリは、有意状態用の係数とサイン毎に2ビット(1アドレスについて全部で16ビット)を記憶する。さらに別の一実施例において、これらのメモリは、全係数(Nが1個の係数のサイズを表わすとき、 $8N$ ビット)を記憶する。30 他の一実施例において、全部の係数がこれらのメモリに記憶されない場合、1係数毎に1個のアドレスを備えた補助的な一つのメモリが使用される。

【0056】以下のベリログ(Verilog)コードは、2個の6ビットアドレス入力("x"及び"y")を、(64×64 符号ブロック用)コンテキストモデルの制御ロジックから、メモリA、B、C、若しくはDを指定するための、メモリへの7ビットアドレス出力("addr")と、2ビットバンク選択とに変換する、一実施例である。

【0057】

```
module makeAddress(x,y,addr,bank);
    input [5:0] x;          /* xは、ビット5～0をもち、ビット5がM
    SBである */
    input [5:0] y;
    output [6:0] addr;
    output [1:0] bank;
    wire [5:0] yp2;
    assign yp2 = y + 2;
    assign addr = {yp2[5:3], x[5:2]}
    assign bank = {yp2[2], x[1]}
```

endmodule

【0058】1番目のアサイン文は、境界に対するオフセットを設定する。すなわち、オフセット"assign yp2 = y + 2"は、図4に示されるように4行のグループの適切な配置を行なうため使用される。2番目のアサイン文は、入力yのビット5～3と、入力xのビット5～2と連結したオフセットの合計へのアドレスを、数の下位部分としてセットする。3番目のアサイン文は、入力yのビット2と、入力xのビット1と連結したオフセットの合計と一致するバンクを設定する。

【0059】〔有意プロパゲーション・パス〕図5は、ランダムアクセス用の有意プロパゲーション・パスに使用されるメモリ及びレジスタの一実施例を示す図である。図5によれば、アドレスAは、データ出力を生成するためメモリAへ入力され、データ出力はレジスタ501にも保持される。アドレスBに回答して、メモリBは、データを出力し、出力されたデータは、レジスタレジスタ502にも保持される。同様に、メモリCは、アドレスCに回答してデータを出力し、出力はレジスタ503に保持される。最後に、メモリDは、アドレスDに回答してデータを出力し、そのデータはレジスタ504に記憶される。一実施例において、各メモリA～Dの出力は、2×4領域であり、全体として、4×8領域（たとえば、図6の領域601）を作成する。

【0060】図5に示されたメモリ及びレジスタの全出力は、全体として、有意ビットの6×6領域を与える。*

```

address_A_y=0
address_B_y=0
address_C_y=0
address_D_y=0
for y=0 to 60 step 4
  address_A_x=0
  address_C_x=0
  read memory A (次に登録される)
  read memory C (次に登録される)
  assert clear for memory B register (次にクリアされる)
  assert clear for memory D register (次にクリアされる)
  for x=0 to 60 step 4
    address_A_x=x+4
    address_B_x= x
    address_C_x= x
    address_D_x=x
    if x < 60 then
      read memory A (次に登録される)
      read memory C (次に登録される)
    else
      use "all bits zero" for memory A output
      use "all bits zero" for memory B output
  read memory B (次に登録される)
  read memory D (次に登録される)

```

/* おわり。

*これは、他の実施例では、有意状態及びサイン、又は、実際の係数になり得ることに注意する必要がある。すなわち、メモリA～Dからの並列に使用されるデータは、前のサイクルにメモリA～Dから読み出されレジスタ501～504に保持されたデータと組み合わせられる。この有意ビットと、コンテキストモデルからのフィードバックを合わせた領域は、係数の4×4領域が存在するパスを決定するために十分な領域である。

10 【0061】図6は、メモリから読み出され、ランダムアクセスのためレジスタに保持された有意状態を示す図である。図6によれば、領域601は、メモリから読み出された4×8領域を示す。領域602は、メモリA～Dから読み出され、コンテキストモデリングのため使用される3×6領域を示す。領域603は、レジスタ501から504に記憶され、コンテキストモデリングに使用される3×6領域を示す。領域604は、処理される係数の4×4領域を示す。図6には、メモリA～Dのメモリロケーション及びレジスタから得られた8×8ブロックの典型的な2×4部分が示されている。

【0062】有意プロパゲーション・パス用のアドレス生成ロジックの一実施例は、以下の疑似コードに記載される。アドレッシングはデータに依存しないこと、及び、零データは境界に設けられることに注意する必要がある

```

    係数x...x+3,y...y+3の4x4ブロックを処理
    if y AND 4==0
        address_A_y=address_A_y+8
        address_B_y=address_B_y+8
    else
        address_C_y=address_C_y+8
        address_D_y=address_D_y+8
    /*

```

【0063】4×4ブロックを処理するため、同じパスのビットのランは一緒に取り扱われる。リファインメント・パスの行にN個の係数が存在する場合、以下の疑似コードがそれらを処理するため使用される。

```

【0064】
    if state is not REFINE then
        ri=ri+1
        r_run[ri]=N
        r_skip[ri]=0
        state=REFINE
    else
        r_run[ri]=r_run[ri]+N
    /*

```

【0065】この疑似コードは、1個の係数ではなく、N個の係数が処理されていることを示すため、1の代わりにNが使用されている点を除くと、上述のコードと類似していることに注意する必要がある。

【0066】N個の係数がクリーンアップ・パスの行に存在する場合、以下の疑似コードは、係数を処理するためのプロセスの一実施例を表わす。

```

【0067】
    if state is not CLEANUP then
        ci=ci+1
        c_run[ci]=N
        c_skip[ci]=0
        state=CLEANUP
    else
        c_run[ci]=c_run[ci]+N
    /*

```

【0068】図7は、有意プロパゲーション・パスロジックの一実施例のブロック図である。一実施例において、このロジックは、図29のビットモデリングMQ符号器2908_{1-N}に含まれる。係数毎のパスは、1係数当たりにつき、有意プロパゲーション又はそれ以外、リファインメント又はそれ以外、及び、クリーンアップ又はそれ以外の3ビットで表現された4×4領域に対するパスである。図5において、メモリA～Dのアクセス動作を制御することによって、4×4ブロックがメモリから取り出され、有意プロパゲーション・パスが実行される。各4×4ブロックを調べると、多数のパス中のランが識別され、有意パス中の係数を符号化する必要がある、一方、リファインメント・オア及びクリーンアップ・パスに対するランカウント及びスキップカウントは、同時に一つのランを処理するため識別される。ブロック内で（走査順による）前のビット（或いは、新しい符号

ブロックの始まりの場合には前の符号ブロック）は、有意プロパゲーション・ビットであり、現在状態は有意プロパゲーションではなく、新しいランが始まる。このような場合に、インデックスは、ラン・スキップカウントを保持するテーブル内でインクリメントされる（たとえば、スキップを零にセットし、ランを第1の値にセットする）。ランカウントとスキップカウントの両方のテーブルは、このようにしてインクリメントされ、同時に、4×4ブロックを処理する。4×4ブロックの前のビットがリファインメント・パス又はクリーンアップ・パスにあり、より多くのこのようなデータが後に続くとき、現在ランのカウントはインクリメントされる。Nが2のべき乗を表わすとき、たとえば、4×N領域を含む他のサイズの領域を使用してもよい。

【0069】図7を参照するに、8×8領域用の有意状態701は、パスを決定するロジック702への入力である。図31は、典型的な8×8領域の説明図である。有意状態701は、たとえば、リファインメント・パスの行にN個の係数が存在することを示す情報を含む。このような情報は、上述のようなテーブルからアクセスされる。決定パスロジック702は、8×8領域の中央の6×6領域内の16個の3×3領域を調べる。係数A～Iは、1番目の3×3領域を表現する。図32は、決定パスロジック702の一実施例の構成図である。図32におけるロジックは、4×4ブロック内の各係数に対して1回ずつとして、16回繰り返される。領域は、3×3領域以外のサイズでもよく、処理される領域の数は、同時に16個より多くても少なくとも構わないことに注意する必要がある。

【0070】図32を参照するに、係数A～Cの全ビットは、ORゲート3201へ入力される。係数D及びFの全ビットは、ORゲート3202の入力へ供給される。係数G～Iの全ビットは、ORゲート3203の入力へ供給される。ORゲート3201～3203の出力は、ORゲート3204の入力へ接続される。ORゲート3204の出力は、インバータ3206の入力と、ANDゲート3208の入力とに接続される。係数Eは、リファインメント信号704の16ビット出力を表わし、インバータ3205の入力へ供給され、インバータ3205の出力はANDゲート3208の別の入力と、ANDゲート3207の入力とに供給される。ANDゲート3208の出力は、有意プロパゲーション信号703である。インバータ3206の出力は、ANDゲート

3207の他の入力へ供給される。ANDゲート3207の出力は、クリーンアップ信号705である。

【0071】動作中に、有意状態ビットEのいずれかが0である場合、ANDゲート3208の出力は、0であるビットのビット位置に対応し、有意状態が係数A～D若しくは係数F～Iのいずれかに対して1である場合に、有意プロパゲーション信号704は、1に変化する。同様に、有意状態ビットEのいずれかのビットが0である場合、ANDゲート3207の出力は、そのビットのビット位置に対応し、これにより、クリーンアップ信号705は、係数A～D若しくは係数F～Iに対する有意状態ビットが全て0である場合、1に変化する。

【0072】決定の結果として、ロジック702は、有意プロパゲーション信号703、リファインメント・パス信号704、又は、クリーンアップ・パス信号705のうちのいずれかをアサート（真の状態に）する。一実施例において、各信号703～705は、16ビット幅である。信号703、704及び705における対応した各ビットに対し、唯一のビットが1であり、他の2個のビットが0である。かくして、16個のロケーションに3通りの確率が存在する。ロジック702の各出力は、選択ロジック（たとえば、マルチプレクサ（MUX））707の一方の入力へ供給される。

【0073】選択ロジック707は、現在の係数に関して、現在の係数に対するパスを示す3個のパスビットを生成し、パスビットを制御ロジック709へ送る。3個のパスビットのうちの1ビットだけが、制御ロジック709から出力されたカウント信号708にตอบสนองしてアサートされる。カウント信号708は、4×4ブロック内の16個の係数のうちの何れの係数が現在処理中の係数であるかを示す。リファインメント・ビットラン及びクリーンアップ・ビットランを取り扱うとき、カウント信号708は1よりも大きい数でインクリメントされる。かくして、決定パスロジック702の各出力の16ビットのうちで、その係数に対応した3個の出力毎のビットが出力される。

【0074】リファインメント・パス信号704及びクリーンアップ・パス信号705は、フィードバックカウント信号708と共に、マスク705へ入力される。カウント信号708は、4×4領域内の現在の係数位置、たとえば、0...15である。これらの入力にตอบสนองして、マスク705は、カウント708によって示されるように、既に実行された係数をマスクし、未だ符号化されていない係数だけを組み入れる。たとえば、3個の係数が既に処理されているとき、マスク705は、リファインメント出力及びクリーンアップ出力（704及び705）の夫々の3個の信号ラインをマスクする。

【0075】マスク705は、（一実施例において）一部の信号が1にマスクされた信号704及び信号705を表現する2個の出力を生成し、優先度符号器706へ

供給する。マスク705の出力は、マスクされたリファインメント標識及びマスクされたクリーンアップ標識（たとえば、信号）である。

【0076】2個の入力に応じて、優先度符号器706は、次のリファインメント・ビット（又は係数）と、有意プロパゲーション・パスに対する次の非クリーンアップ・ビットとを検出し、これらのビットを制御ロジック709へ入力する。一実施例において、優先度符号器706は、零検出優先度符号器である。その際、優先度符号器706は、符号ブロック内のビット（若しくは係数）の現在位置を先行する零のカウントに変換する。一実施例において、これは、以下の真理値表を使用して行なわれる。

【0077】真理値表

入力	出力
1 × × × × ×	0
0 1 × × × ×	1
0 1 1 × × ×	2

（以下、同様に続く）。

【0078】マスク705、優先度符号器706、及び選択ロジック707は、決定パスユニット702からの出力を受信し、次の非リファインメント係数及び次の非クリーンアップ係数を示す出力と、現在係数に対するパスとを生成する処理ユニットを構成する。

【0079】入力にตอบสนองして、制御ロジック709は、リファインメント・次のインデックス、リファインメント・ラン標識、リファインメント・スキップ標識、クリーンアップ・次のインデックス、クリーンアップ・ラン標識、クリーンアップ・スキップ標識、及び、有意プロパゲーション標識を生成する。制御ロジックへの入力は、以下の通りである。

【0080】次の非リファインメントビット位置 "R"
次の非クリーンアップビット位置 "C"

If R > count then

* プロパゲーション・パスロジックの動作を説明する。

【0082】

```

refinement run = R-count
refinement skip = 0
cleanup run = 0
cleanup skip = R-count
refinement next index = 1
cleanup next index = 0
signif prop = 0

```

Else If C > count

10

```

refinement run = 0
refinement skip = C-count
cleanup run = C-count
cleanup skip = 0
refinement next index = 0
cleanup next index = 1
signif prop = 0

```

else

```

refinement run = 0
refinement skip = 1
cleanup run = 0
cleanup skip = 1
refinement next index = 0
cleanup next index = 0
signif prop = 1

```

20

/*

【0081】以下の疑似コードは、図7に示された有意*

```

count = 0
while (count < 16)
    mask = (1 << count)-1
    refinement_masked = refinement | mask
    use priority encoder to find next non-refinement bit
    cleanup_mask = cleanup | mask
    use priority encoder to find next non-cleanup bit
    if current bit is in significance propagation pass
        process coefficient as significance propagation
        count = count + 1
    else if current bit in refinement pass
        N = "next non-refinement bit" ? count
        process N bits as refinement pass
        count = count + N
    else
        N = "next non-cleanup bit" ? count
        process N bits as cleanup pass
        count = count + N

```

/*

【0083】有意状態は、“1”係数が有意プロパゲーション・パスで符号化されるときにいつでも、MQ復号器（符号化中には、MQ符号器、若しくは、係数値）から更新される。

【0084】コンテキストモデルが1クロックサイクルで動作し、MQ符号器が1クロックサイクルで動作する場合

合を考えると、二つのクロックサイクルはフィードバックが存在するときが必要とされる。図8には、最悪の状況が起こる可能性のある4×4ブロック上での性能の一例が示されている。8個のコンテキストモデルと、コンポーネントクロックレートの2倍で並列的に動作するMQ符号器は、1係数について7個のビットプレーンを復

号化できなければならない($8 \times 2 / 2$ 、 $25 \div 7$)。有意プロパゲーション・パス内でスキップが生じない場合、最悪の状況の性能は、最大で1係数当たりについて5.5ビットプレーンまで低下する。何れのパスにおいてもスキップが生じない場合、最悪の状況における性能は、1係数あたりについて高々4ビットプレーンまで低下する。

【0085】〔ソフトウェアによる有意プロパゲーション・パススキップ〕ソフトウェアの場合、多数のメモリからの並列アクセスは実現不可能である。そのため、一実施例では、符号ブロックは、係数の 4×4 グループに分割される。グループ毎に、カウントは、有意なビット*

```
module cleanupAddress(x,y,addrA,addrB,addrC,addrD)
```

```
  input[5:0]x;
  input[5:0]y;
  output[6:0]addrA;
  output[6:0]addrB;
  output[6:0]addrC;
  output[6:0]addrD;
  wire[5:0]yp2;
  wire[4:0]ax;
  wire[4:0]bx;
  wire[4:0]cx;
  wire[4:0]dx;
  assign yp2 = y+2;
  assign ax = (x[1:0]==3)?x[5:2]+1:x[5:2];
  assign cx = (x[1:0]==3)?x[5:2]+1:x[5:2];
  assign bx = (x[1:0]==0)?x[5:2]-1:x[5:2];
  assign dx = (x[1:0]==0)?x[5:2]-1:x[5:2];
  assign ay = y[2]?yp2[5:3]+1:yp2[5:3];
  assign by = y[2]?yp2[5:3]+1:yp2[5:3];
  assign cy = yp2[5:3];
  assign dy = yp2[5:3];
  assign addrA = {ay,ax}
  assign addrB = {by,bx}
  assign addrC = {cy,cx}
  assign addrD = {dy,dx}
```

```
endmodule /*。
```

【0088】クリーンアップ・パスに使用されるアドレスシフティングは、リファインメント・パスにも使用される。 40

しかし、リファインメント・パスの場合、より小さい近※ 【0089】

```
  If (yp2[1:0]==1) or (yp2[1:0]==2) then
    if yp2[2] == 1 then
      just read memories C and D
    else
      just read memories A and B
  else
```

```
    read memories A,B,C and D /*。
```

【0090】〔全てのパスに対する逐次的なアドレスシフティング〕全てのパスに対し逐次的なアドレスシフティングを行なう場合、二つのメモリを使用するより簡単なメモリ構成が用いられる。図9を参照するに、各 4×4 領域は、二

*数を維持する。このような場合、必要な最大メモリ量は、 256×5 ビットである。リファインメント・パスに存在する全ての係数のブロックのカウントは16である。カウント0のブロックは、全てクリーンアップでもよく、全部がクリーンアップであるかどうかを調べるためには、近傍を検査するだけでよい。

【0086】〔クリーンアップ・パス及びリファインメント・パス〕クリーンアップ・パスの場合、アドレスシフティングは、データに依存し、以下の疑似コードを用いて生成される。クリーンアップ・パス内の次の係数のアドレス x 、 y は、入力される。

【0087】

つのメモリA又はBのうちの一方に割り当てられる。これにより、 16×16 ブロックに対し要求されるあらゆる並列アクセスが可能になる。1番目の符号ブロックは半分しか使用されない。なぜならば、オフセットは上述のオフセットと類似し、一番上の2行が実際に処理されるデータを収容しない図6に示されるような 8×8 ブロックを処理するとき、係数の2行分だけが該当するからである。

【0091】図10には、有意プロパゲーション・パスのため使用されるメモリ路のメモリ及びレジスタの一実施例が示されている。図10によると、メモリAは、アドレスAにตอบสนองしてデータ出力を生成する。同様に、メモリBは、アドレスBにตอบสนองしてデータ出力を生成する。 2×2 クロスバー1003は、メモリA及びBの出力に接続された入力をも有する。クロスバーの一方の出力はレジスタ1001と、メモリ路の一方の出力と、に接続される。クロスバーのもう一方の出力は、レジスタ1002と、メモリ路のもう一方の出力と、に接続される。かくして、メモリA及びBの出力は、いずれかのレジスタ1001及び1002に保持され、いずれかのメモリ路へ出力される。メモリA及びBから読み出されるデータは 4×4 領域に対するデータである。レジスタ1*

```

address_A_y=0
address_B_y=0
for y=0 to 60 step 4
  address_A_x=0
  address_B_x=0
  clear registers
  read memory A (次に登録されるであろうメモリA)
  read memory B (次に登録されるであろうメモリB)
  for x=0 to 60 step 4
    address_A_x=x+4
    address_B_x=x+4
    if x < 60 then
      read memory A (次に登録されるであろうメモリA)
      read memory B (次に登録されるであろうメモリB)
    else
      use "all bits zero" for memory A output
      use "all bits zero" for memory B output
      process 4x4 block of coefficients x...x+3,y...y+3
    if y AND 4==0
      address_A_y=address_A_y+8
    else
      address_B_y=address_B_y+8

```

メモリは、リファインメント・パス及びクリーンアップ・パスのための正しいパスを示すため状態を収容する。状態は、三つの状態(有意プロパゲーション、クリーンアップ及びリファインメント)を識別するため、1係数毎に2ビットである。

【0095】有意プロパゲーション・パス中に、状態

*001及び1002は、 5×4 領域を格納する。レジスタがロードされたとき、最も右側の 1×4 列は、最も左側の 1×4 列へ移され、その他の列は、メモリデータ出力から入れられる。クロスバー1003は、データが1行ずつ処理されるたびに、データを出力へ行き来させることにより、メモリA及びBからメモリ路の適切な出力へのデータの出力を制御する。

【0092】図11は、図10のメモリ及びレジスタがコンテキストモデル動作のため適切な領域を設けるため使用される状況を説明する図である。図11によれば、領域1102は、処理されるべき係数の 4×4 領域である。領域1101は、コンテキストモデリングのため使用されたレジスタ1001及び1002に格納された 5×6 領域(5×6 領域よりも上及び下の 5×1 領域は無視される)を表現する。領域1103は、メモリからの 4×8 領域である。領域1104は、コンテキストモデリングのため使用されたメモリからの 1×6 領域である。

【0093】三つの符号化パスの全てに対するメモリアドレッシング用の疑似コードの一実施例を以下に説明する。

【0094】

は、16個の全ての係数に関して並列に、有意係数の場合にはリファインメントに設定され、非有意係数の場合にはクリーンアップに設定される。16個の係数に関する処理が継続すると共に、有意プロパゲーション・パスに存在する係数の状態は、クリーンアップから有意プロパゲーションへ変更される。状態は、1係数毎に1ビッ

トであり、この1ビットをパスビットと呼ぶ。一実施例において、有意状態及びパスビットは、正しいパスを決定するため使用される。表6は、パスビットの用法を例示する。係数1個について1ビットが使用されるので、*

*メモリ使用量は、ここで説明するラン・スキップカウント法よりも減少する。

【0096】

【表6】

表6 パスビットの用法

パス	有意状態 パスビット		コメント
	現在	次	
有意プロパゲーション	1, x	1, 1	リファインメント・パス内*
		0, 0	スタート時の全16係数に対し並列
		0, 1	クリーンアップ・パス内
	0, 1	1, 0	有意プロパゲーション内の符号"0"
		0, 1	有意プロパゲーション内の符号"1"
		1, 0	有意プロパゲーション内の符号"0"
リファインメント・パス	1, 1	1, 1	有意プロパゲーション内の符号"1"
クリーンアップ・パス	0, 1	0, 1	未だ有意でない
		1, x	既に有意になった

一実施例において、表6のリファインメント・パス内*は、4×4ブロックに対する処理のスタート時に全16係数に関して並列に行なわれる。

【0097】2×4領域へのアクセスを与えるメモリは、係数毎に有意状態と、パスビットと、サインビットとを備えた48ビット幅でもよい。

【0098】図12は、上記の表6を実現し、現在パスに存在する各係数を検出するため優先度符号器を使用するパス決定ロジックの一実施例のブロック図である。図12を参照するに、決定パスロジック1203は、6×6領域に対する有意状態1201と、4×4領域に対するパスビット1202と、現在パスを示す現在パス信号（又はその他の標識）1220と、を受け取る。パスビット1202は、4×4領域内の係数毎の信号（すなわち、16個の信号）を含む。これらの入力にตอบสนองして、決定パスロジック1203は、4×4領域に対するパスを指定するため出力を生成する。その際に、4×4領域における各係数に対し、決定パスロジック1203は、有意プロパゲーション・パス内の有意プロパゲーション・パスビットを示す信号1204、リファインメント・パス内の係数に対するリファインメント・パスビットを示す信号1205、又は、クリーンアップ・パス内の係数に対するクリーンアップ・パスを示す信号1206をアサートする。

【0099】選択ロジック1207は、現在パス信号1220にตอบสนองし、標識1204～1206のうちの一つをマスキロジック1208へ出力する。一実施例において、選択ロジック1207は、16×3:1マルチプレクサ(MUX)を含む。マスキロジック1208は、カウント信号12010にตอบสนองして信号を生成し、カウン

※ト信号は、現在処理されている係数を指定する。マスク1208の出力は、優先度符号器1209へ供給され、優先度符号器1209は、その信号を制御ロジック1212へ出力する。マスキロジック1208及び優先度符号器1209は、図7に示された同じ名前のロジック及び符号器と同じように動作する。制御ロジック1212は、入力にตอบสนองして、符号若しくはアイドル状態標識を信号ライン1213に生成し、カウント信号1210を生成する。

【0100】次のパスビットロジック1211は、優先度符号器1209からの（現在処理中の位置を示す）出力と、現在パス信号1220と、MQ符号器からの新しい有意状態1221と、リファインメント・パス信号1205と、を受け取る。リファインメント・パス信号1205は、先行の係数が有意であるかどうかを示すことにより、有意状態情報を表現する。現在パス信号1220と、新しい有意状態1221は、全体として、処理がクリーンアップ・パスで行なわれているかどうかを示す。この入力にตอบสนองして、次のパスロジック1211は、次のパスビットを生成し、この次のパスビットは、表6における符号0のケースと符号1のケースを区別するために出力として使用される。次のパスビットは、メモリに保持され、次に、パスビット1202として使用される。

【0101】次に、図12におけるロジックの動作を疑似コードで説明する。このような機能は、MQ符号器2908_{1-N}に組み込まれる。有意状態及びパスビットは、1回目のクリーンアップ・パスを処理する前にクリアされる。

【0102】

count=0

if significance propagation pass then

set next pass bit to "1" for all coefficients in refinement pass

47

48

```

while (count<16)
  if significance propagation pass then
    in_pass=coefficients in significance propagation pass
  else if refinement pass then
    in_pass=coefficients in refinement pass
  else
    in_pass=coefficients in cleanup pass
  mask=(1<<count)-1
  in_pass_masked=in_pass AND (NOT mask)
  use priority encoder to find next coefficients in pass, N
  if next coefficient found
    code coeff N
    if significance propagation pass then
      next pass bit=NOT next significance state
    else next pass bit=pass bit
    count=N+1
  else
    count=16
    idle for coeff N
  next pass bit=pass bit

```

【0103】上記コードにおいて、変数in_passは、3：1多重化関数の出力である。変数maskは、マスクを表現し、変数in_pass_maskedは、マスクを適用した結果を表現する。変数Nは、パス中の次の係数を表現し、優先度符号器の出力である。変数Nが検出されると、符号体系の制御機能がその後に続く。

【0104】上述のコードcode coeff Nは、係数が現在パスに存在するときに、係数を符号化することを意味する。コードidle for coeff Nは、ランを処理中に実行される。

【0105】〔2重コンテキスト生成〕コンテキストは、屢々、最後に符号化されたビットに依存し、復号化の際にMQ符号器とコンテキストモデルの間に時間的に重大なフィードバックループを生じさせる。このコンテキストモデル遅延を単純な多重化のための時間まで短縮するため、コンテキストモデルは、復号化中の現在ビットが0であるときのための一方のコンテキストと、復号化中の現在ビットが1であるときのためのもう一方のコンテキストの二つのコンテキストを生成することができる。ビットが既知である場合、コンテキストの選択が行なわれる。

【0106】図13は、2重コンテキスト生成ロジックの一実施例のブロック図である。図13を参照するに、コンテキストモデルは、コンテキスト0、イネーブル0、コンテキスト1、及びイネーブル1を生成する。コンテキストモデルは、2個のコンテキスト0及び1を生成し、両方のコンテキストがマルチプレクサ(MUX)1302へ送られる。マルチプレクサ1302は、信号を受信するよう接続され、コンテキストが有効であるかどうかを示すコンテキスト標識と、ビットを符号化すべ

/*。

きであるかどうかを示すイネーブル標識を生成する。これらの出力は、MQ符号器1303の入力へ供給され、MQ符号器はビットを生成する。MQ符号器1303からの出力ビットは、MQ符号器1303へ出力されるべきコンテキストを選択するためマルチプレクサ1302によって使用される。かくして、コンテキストモデルは、現在ビットが0として復号化されたときのコンテキストと、現在ビットが1として符号化されたときの別のコンテキストの2個のコンテキストを生成し、MQ符号器1303のための出力ビットは、正しい方のコンテキストを選択する。

【0107】クリーンアップ・パス用のランレンジス符号化に対し、表7は、ケース毎に、二つの起こり得る次のコンテキストを示し、JPEG 2000標準に記載されたクリーンアップ・パスのフローに従う。ランレンジスコンテキストで符号化されたビットの値は、次のコンテキストが次の4係数のグループ用であるか、現在の4係数のグループ用の均一のコンテキストであるかを判定するため使用される。このビットが0である場合、1回の判定で4係数を表現する際に後に続き、後のサイクルのためMQ符号器をアイドル状態にさせるランレンジス符号化は、速度性能に重大な悪影響を与えない。2番目の均一コンテキスト(ユニフォームB)で符号化されたビットの後には、JPEG 2000標準において、(XORビット0によって)コンテキスト9で常に直接的に符号化されるサインビットである。ここで、XORビットが0であるとき、サインは反転されないことを意味する。

【0108】

【表7】

50

表7
クリーンアップ・パスにおけるランレングス符号化用の2重コンテキスト生成

現在コンテキスト (MQ符号器に よって使用中)	"0" に対する次のコンテキスト	"1" に対する次のコンテキスト
ランレングス	ランレングス又は大きさ (又はアイドル状態)	ユニフォームA
フォーマットA	ユニフォームA	ユニフォームB
フォーマットB	サイン	サイン

表7中のA及びBは、JPEG 2000標準のセクションD
3. 4に「均一なコンテキストと共に返される次の2ビ
ット(the next two bits, returned with the UNIFORM
context)」のように記載された2個のビットを表わ
す。

【0109】有意プロパゲーション及びクリーンアップ
符号化パスの場合に、ランレングス符号化を用いない例*

*が表8に示されている。大きさビットは符号化される
が、コンテキストは、現在の係数が0であると仮定して
次の係数の大きさに対して生成され、或いは、現在の係
数に対してサインビットコンテキストが生成される。

【0110】

【表8】

表8
有意プロパゲーション及びクリーンアップ符号化パス用の2重コンテキスト生成

現在コンテキスト (MQ符号器に よって使用中)	"0" に対する次のコンテキスト	"1" に対する次のコンテキスト
大きさビット	次の係数の大きさ	現在の係数のサイン
サインビット	次の係数の大きさ	次の係数の大きさ

リファインメント・パスの場合、先に符号化されたリフ
アインメント係数はコンテキストに影響を与えない。

【0111】[MQ符号器]

レートコンテキストを伴うMQ復号器データフロー
図14Bは、典型的な復号化実現例のブロック図であ
る。図14Bにおいて、コンテキストモデル1430
は、メモリ1431にコンテキストを供給し、メモリで
確率状態が決定される。確率状態は、ロジック1432
を用いて、算術符号器1433のためのQe値に変換さ
れ、算術符号器1433は、内部A&Cレジスタを更新
し、判定結果(MPS又はLPS)を決定する。これら
は、全て、典型的に次のコンテキストが決定できる前
に行なわれる。殆どのハードウェア実現例の場合、復号化
速度は、(コンテキストモデル1431へフィードバック
する) 大きいフィードバックループによって制限され
る。

【0112】これに対し、図14Aは、初期コンテキ
ストMQ復号器の一実施例のブロック図である。本例の
場合、フィードバックループは、復号化動作全体の代わり
に、非常に簡単なロジック1407を具備する。したが
って、殆どの復号及び更新は、下位フィードバックル
ープ1401を用いて並列的に行なわれ得る。

【0113】図14Aを参照するに、符号ストリーム1
400が入力され、内部状態1401を更新する。一実
施例において、内部状態のA及びCレジスタは、JPEG 2
000標準の付録Cに記載されているように、現在インター
バルを指定する。レジスタAは現在インターバルを指
定し、符号レジスタCは、ChighアンドClowレジスタの
連結である。

【0114】コンテキスト1402は、コンテキストモ
デル1410によって与えられる。コンテキスト140
2は、メモリ1403の確率状態1404を調べるため
使用され、確率状態は、ロジック1405によって確率
クラス(Qe値)1406に変換される。Qe値140
6は、低確率シンボル(LPS)の現在推定値を表現す
る。Qe値1406は、ロジック1407を用いて、出
力判定結果1408を生成するため、MQ符号器の内部
状態のJPEG 2000標準の図C-15に記載されているA
レジスタ値及びCレジスタ値と比較される。出力判定結
果は、より確率が高い高確率シンボル(MPS)若しく
はLPSである。出力判定結果1408は、コンテキ
ストモデル1410へ入力される。一実施例において、Q
e値及び内部状態に関する演算は、16ビット演算を必
要とする。これらのブロックの演算は、JPEG 2000標準
のセクションC. 3. 2に記載されているような判定結
果の復号化を実施する。

【0115】図15は、後期コンテキストMQ復号器の
一実施例のブロック図である。図15では、16ビット
処理がコンテキストモデルフィードバックループから除
去されている。符号ストリーム1601は、更新ロジッ
ク1503への入力として受信され、更新ロジックは、
内部状態を更新し、現在インターバルを指定するAレジ
スタ及びCレジスタを含む。新しいAレジスタ値及びC
レジスタ値、並びに、符号ストリームは、ロジック15
04へ入力され、ロジック1504は、以下で説明する
ような二つのpクラス(pclass)、すなわち、pクラス1
509及びpクラス1510を生成する。二つのpクラ
スは比較ロジック1511及び1512へ入力される。

【0116】コンテキストモデル1520は、コンテキスト1502を生成する。コンテキスト1502は、メモリ1505の確率状態1506を調べるため使用される。一実施例において、メモリ1505は、ルックアップテーブルを含む。確率状態1506を確認することによって、Qe値を決定できるようになる。メモリ1505から出力された確率状態1506は、ロジック1507によって、確率クラス(インデックス)1508へ変換される。

【0117】比較ロジック1511は、pクラス1509が確率クラスインデックス1508よりも大きいかどうかを判定し、比較ロジック1512は、確率クラスインデックス1508がpクラス1510よりも大きいかどうかを判定するため比較を行なう。両方の比較ロジック1511及び1512の結果は、両方の比較結果が真である場合に、判定結果が出力されるように、ANDゲート1513へ入力される。この判定結果は、MPS若しくはLPSである。かくして、コンテキスト1502は、(JPEG 2000では、Qe値に対し32個の値を取り得るので)5ビット確率クラスインデックス1508へ変換される。内部状態は、二つの5ビット確率クラスインデックスを生成するため使用される。コンテキストに対応したインデックスが状態から生成された二つのインデックスの外側にあるとき、判定結果はMPSであり、さもなければ、判定結果はLPSである(すなわち、二つのインデックスの内側にある)。

【0118】図15の実施例の重要な利点は、内部状態更新が、図14Bに示されるように逐次的ではなく、次の確率クラス(インデックス)1508の生成と並行して行なわれることである。また、二つの確率クラスは、5ビットだけがpクラスインデックスと比較されるので、演算は非常に簡単化される。

【0119】図15のロジック1504は、図16Aに示される情報を作成する。Aレジスタ及びBレジスタに値が与えられると、ロジック1504は、pクラスに対する二つの分割点は何であるかを決定し、次に、符号が分割点の間にあるか、又は、外側にあるかを判定する。これは、並列に行なってもよい。

【0120】図16Aは、確率クラスインデックスの比較がどのように行なわれるかを示す図である。図16Aにおいて、pクラス0は、殆どのインターバルがMPSへ向けられる非常に歪んだケースである。pクラス1からpクラス4に対し、この歪みは小さくなり、MPSインターバルは縮小する。pクラス5は、MPSに50%付近の確率に対して生じる条件付き交換を与える。既知状態は、一部の確率クラスに対してMPSであり、他の確率クラスに対してLPSである符号ストリーム値(符号)を有する。確率クラスは順序付けられているので、符号がMPSであるか、LPSであるかを判定するためには、2回の比較だけで十分である。すなわち、図16

Aにおいて、符号のロケーションが既知状態で与えられた場合、判定結果は、pクラス0~3に対してMPSであり、pクラス4に対しては常にLPSであり、pクラス5に対してもMPSである。各確率クラスに対しMPSであるか、LPSであるかを見つけるのではなく、(pクラス3とpクラス4の間のブレイクポイント、及び、pクラス4とpクラス5の間のブレイクポイント)の二つのブレイクポイントだけを判定すればよい。したがって、Qe値が与えられたとき(確率クラス/インデックスが既知であるとき)、ブレイクポイントが存在する空間に実際に現れる確率クラスが何であるかが決定される。

【0121】ハードウェアにおける同様の方法は、起こり得るQe値毎にMPSかLPSかを判定し、次に、その結果を多重化するために使用される。たとえば、図16Bには、多数の入力を有するマルチプレクサ1610が示され、各入力はpクラスと関連づけられ、符号に応じて、MPS若しくはLPSのいずれかを出力として生ずる。

【0122】[MQ符号器による多重ビット復号化]多数のMPSは、正規化を必要とするMPSが存在しない限り、又は、最後のMPSだけが正規化を必要とする限り、(同じPクラスを継続して使用するため)同時に復号化可能である。図17は、多重MPS復号化のためのインターバルを示す。標準的に、AレジスタとCレジスタによって指定されたインターバルに対する符号ストリームの場所と、Qe値との差が2以上であるならば、多数のMPSを符号化することが可能である。インターバルサイズがQe値によって分割され、復号器が同じコンテキストに留まる場合、すなわち、同じ確率クラスに留まる場合、多数のMPSを同時に復号化することが可能である。たとえば、符号ストリームを調べ、処理されるのが16ビットであることがわかったとき、AレジスタとCレジスタによって指定されたインターバル内の符号ストリームの場所は、Qe値の倍数だけ離間し、同じコンテキスト、つまり、同じ確率クラスが多数のサイクルのデータを処理するために使用される予定であることを示し、多数のMPSが同時に復号化される。つまり、

{(AレジスタとBレジスタによって指定されたインターバル) - (符号ストリームの場所)} / Qe
が判定され、この値よりも大きい最小の整数に丸められたとき、その結果は、同時に復号化されるMPSの個数を表わす。この計算は周知のハードウェアによって実行される。

【0123】[5, 3フィルタの典型的な実現形態]一実施例において、可逆及び不可逆5, 3ウェーブレットフィルタが使用される。ここで、5, 3は、ウェーブレットフィルタ内のタップ数、すなわち、カーネルの基底関数サポートにおける非零(連続)値の数である。可逆とは、順変換と逆変換を実行すると、入力と厳密に同じ

数が出力で得られることを意味する。入力精度に関して適度で予測可能な精度の増加が中間数学的項のため要求される。すなわち、数学的精度によって規則歪みは導入されない。不可逆とは、数学的歪みの無いこと（正確な再生）を保証するために、非常に高い精度が要求されることを意味する。しかし、實際上、不可逆フィルタは、殆どの場合に、規則的数学精度歪みを圧倒する歪みを生ずる量子化と組み合わせられる。

【0124】図24には、順変換フィルタの一実施例が示されている。図24によると、高域通過（ハイパス）フィルタ2402は、ラインバッファ2401からライン x_0 、 x_1 及び最終 x_0 を受け取り、低域通過（ローパス）フィルタ2404の一つの入力へ供給され、ラインバッファ2403に保持される出力を生成する。ラインバッファ2401及び2403は、タイル幅を有する1本のラインを保持する。ローパスフィルタ2404は、ハイパスフィルタ2402の前のサイクルの出力、すなわち、ラインバッファ2403からの出力を、現在の x_0 ラインと共に受け取り、出力を生成する。過去の2クロックサイクルに対するローパスフィルタ2404の出力は、遅延器2405及び2406によって遅延され、1サイクル前のフィルタ出力と、2サイクル前のフィルタ出力を与える。

【0125】ハイパスフィルタ2402の過去の出力は、遅延器2407及び2408によって遅延され、ハイパスフィルタ2402の現在出力と、ハイパスフィルタ2402の最後の2個の出力が、ハイパスフィルタ2413へ供給される。ハイパスフィルタ2413の出力は、HHサブバンドにおける係数であり、ハイパスフィルタ2402の2サイクル前の過去の出力、すなわち、遅延器2408からの出力、及び、ハイパスフィルタ2413の前の出力と共に、ローパスフィルタ2415へ供給される。ローパスフィルタ2415の出力はHLサブバンドからの出力である。

【0126】ローパスフィルタ2404の出力は、遅延器2405及び2406の出力と共に、ハイパスフィルタ2409へ供給される。ハイパスフィルタ2409の出力はLHサブバンドである。

【0127】ハイパスフィルタ2409の出力は、遅延器2406の出力、及び、遅延器2410によって遅延されたハイパスフィルタ2409の前の出力と共に、ローパスフィルタ2411の入力へ供給される。ローパスフィルタ2411の出力はLLサブバンドである。ローパスフィルタ2411の出力であるLLサブバンドがラインバッファ2412へ供給されるとき、ラインバッファ2412の出力は、ローパスフィルタ2411の出力と共に、ウェーブレット変換の次のレベルへの入力を表わす。ウェーブレット変換の次のレベルは、図24に示されたウェーブレット変換を縦続接続したものである。

【0128】図25Aは、ここで説明される変換（たと

えば、上述の5、3変換）で使用されるようなローパスフィルタの一実施例の説明図である。ローパスフィルタは、

$$-x_0 + 2x_1 - x_2$$

に従う関数に基づいて出力を生成するよう設計される。

可逆変換の場合、ローパスフィルタは、次式

【0129】

【数1】

$$x_1 - \left[\frac{x_0 + x_2}{2} \right]$$

に従って動作する。

【0130】図25Aを参照すると、加算器2501は、最後の x_0 ラインを現在の x_0 ラインと加算する。最下位ビット出力は、図25Bのハイパスフィルタの出力を表わし、不可逆変換のため使用される。残りのビットは、減算器2502へ供給され、最上位ビットを表現する出力を生成するため x_1 入力から減算される。これらの最上位ビットは、すべて可逆変換の場合に必要である。逆ウェーブレット変換の場合、図25Aのフィルタを、逆変換で奇数（ハイパス）フィルタとして使用するための逆ウェーブレットフィルタに切り替えるため、減算器2502は加算器で置換される。このような一例は、図25Bのハイパスフィルタに示されている。

【0131】図26Aは、ここで説明する変換に使用されるハイパスフィルタの一実施例の説明図である。不可逆変換の場合、ハイパスフィルタは、以下の式、

$$4x_1 - x_0 - x_2$$

に従って動作する。

【0132】可逆変換の場合、ハイパスフィルタは、次式、

【0133】

【数2】

$$x_1 - \left[\frac{x_0 + x_2 + 2}{4} \right]$$

に従って動作する。

【0134】図26Aを参照すると、加算器2601は、最後の x_0 ラインの可逆側又は不可逆側のいずれかを現在の x_0 ラインに加算する。加算器2601の出力は、加算器2603を用いて丸め項に加算される。丸め項は、可逆側の場合には2であり、不可逆側の場合には0であり、マルチプレクサ2602によって供給される。加算器2603の下位2ビットを除く出力は、加算器2604を用いて、 x_1 ラインに加算され、可逆側出力を生ずる。加算器2603の出力の下位2ビット、及び、加算器2604の出力は、不可逆側出力を表わす。

【0135】マルチプレクサ2602を用いることによって、可逆側と不可逆側を切り替えるために、両方の機能のための完全に別個のハードウェアを必要とすることなく、或いは、可逆側丸めが不可逆側出力に影響を与えることを要することなく、簡単な切り替えを実現できる

ようになる。

【0136】逆ウェーブレット変換の場合に、図26Aのフィルタを、逆変換中の偶数（ローパスフィルタ）として使用するための逆ウェーブレットフィルタに切り替えるため、加算器2604は減算器で置換される。このような一例は、図26Bのローパスフィルタに示されている。

【0137】図27は、図24における変換の代替的な実施例を示す図であり、イメージ境界でミラーイメージ処理を実行するためのマルチプレクサを含む。マルチプレクサは、マルチプレクサ2701から2712により構成される。たとえば、マルチプレクサ2701は、バッファ2401にラインが存在しないとき（たとえば、タイルの一番上）、境界において最後のx。ラインの代わりにx。ラインを使用する。マルチプレクサ2702は、タイルの一番下に到達したときに入力されるべき異なるx。ラインが存在しない場合、ラインバッファが他の入力をローパスフィルタ2404へ供給できるようにする。同様に、マルチプレクサ2703は、バッファ2403にラインが存在しない場合、ハイパスフィルタ2402の出力がローパスフィルタ2402への入力として利用できるようにさせる。マルチプレクサ2704は、ハイパスフィルタ2402からの出力が無い場合、ローパスフィルタ2404への入力を、ラインバッファ2403から供給できるようにする。マルチプレクサ2705及び2706は、ローパスフィルタ2404への出力及び遅延器2406からの出力が利用できないとき、ハイパスフィルタ2409への入力に、それぞれ、遅延器2406の出力、及び、ローパスフィルタ2404の出力を供給できるようにする。マルチプレクサ2709及び2701と、マルチプレクサ2707及び2708と、マルチプレクサ2711及び2712についても、マルチプレクサ2705及び2706と同様のことが成り立つ。

【0138】図28は、逆5、3変換の一実施例のブロック図である。図28を参照するに、偶数フィルタ2815は、LL係数、HL係数、及び、遅延器2801からの前のサイクルのHL係数を、受け取るように接続されている。偶数フィルタ2815の出力は、偶数フィルタ2811の一入力と、遅延器2802の一入力と、奇数フィルタ2803の一入力とへ接続される。奇数フィルタ2803の別の入力には、遅延器2801を介して前のサイクルのHL係数が供給され、遅延器2802を介して、偶数フィルタ2815の前のサイクルの出力が供給される。奇数フィルタ2803の出力は偶数フィルタ2810の一入力へ接続される。

【0139】フィルタ2805は、現在のHH係数及びLH係数と、遅延器2804からの前のサイクルにおけるHH係数とを受け取るように接続されているので、上記の構成と同じような構成がLH係数及びHH係数に関

しても存在する。偶数フィルタ2805の出力は、偶数フィルタ2811の一入力と、遅延器2806の入力と、奇数フィルタ2807の一入力とへ接続される。奇数フィルタ2807の別の入力には、前のサイクルのHL係数（すなわち、遅延器2804の出力）と、偶数フィルタ2805の前のサイクルの出力（すなわち、遅延器2806の出力）と、が供給される。奇数フィルタ2807の出力は偶数フィルタ2810の一入力へ接続される。

【0140】偶数フィルタ2805の出力及び奇数フィルタ2807の出力は、それぞれ、ラインバッファ2808及びラインバッファ2809へ供給され、保持されることに注意する必要がある。ラインバッファ2808及び2809のサイズは、タイル幅の1/2に一致する。ラインバッファ2808の出力は、偶数フィルタ2811の別の入力と、奇数フィルタ2815の一つの入力とに接続される。ラインバッファ2808の出力は、偶数フィルタ2810の一つの入力と、奇数フィルタ2814の一つの入力とに接続される。

【0141】偶数フィルタ2810の出力は、出力される画像データの"C"部分であり、ラインバッファ2812に保持され、奇数フィルタ2814の入力に供給される。一実施例において、ラインバッファ2812のサイズは、タイル幅の1/4に一致する。この入力にตอบสนองして、奇数フィルタ2814は、画像データの"A"部分に対応するデータを生成する。

【0142】偶数フィルタ2811の出力は、画像データの"D"部分に対応し、奇数フィルタ2815の一つの入力へ供給され、ラインバッファ2813に保持される。一実施例において、ラインバッファ2813のサイズは、タイル幅の1/4である。ラインバッファ2813の出力は奇数フィルタ2815の別の入力へ接続される。奇数フィルタ2815の出力は、画像データの"B"部分に対応する。

【0143】〔その他の並列方式実施技術〕

符号ブロックの並列用符号器への割り付け

ハードウェアの実施例の場合、同じタイル内で並列に多数の符号ブロックを符号化することが有効である。図21は、多数のMQ符号器を含む符号器の一実施例のメモリ使用量説明図である。各MQ符号器は、関連したコンテキストモデルを具備し、多数の符号ブロックを処理するため使用される。

【0144】図21を参照すると、各MQ符号器は、メモリ（たとえば、別々のメモリ、単一若しくは多数のメモリの一部）が割り付けられる。一実施例において、割り付けられたメモリのある部分は、符号化データを保持し、長さ、零ビットプレーン、及び、符号化パスはメモリの別の部分に保持される。

【0145】図18～20には、128×128タイル、64×64符号ブロック、及び、夫々の変換レベル

に関する符号ブロックの並列ユニットへの割当が示されている。割当は、並列符号器毎に実行される符号化の量が均衡するに行なわれる。一実施例において、符号ブロックの割当は、各MQ符号器が、できるだけ可能な範囲で、上位レベル係数と下位レベル係数の間で均衡を保ちながら略同数の係数を符号化するように、行なわれる。これ以外の構成も実現可能である。

【0146】図18A、B及びCには、それぞれ、4台、6台及び8台のMQ符号器が並列に使用された場合の4:4:4データに関する符号ブロックの割当の実施例が示されている。図18Cにおいて、8個のユニットが並列である場合、並列ユニット”H”(1HHクロミナンスサブバンド)に割り当てられた符号ブロックは、屢々、重く量子化されるので(符号化すべき非零ビットプレーンが殆ど存在しないので)、このユニットは、単位時間当たりに処理できる係数の数が他のユニットよりも多くなる可能性が高い。

【0147】図19A、B及びCには、それぞれ、4台、6台及び8台のMQ符号器が並列に使用された場合の4:2:2データに関する符号ブロックの割当の実施例が示されている。

【0148】図20A、B及びCには、それぞれ、4台、6台及び8台のMQ符号器が並列に使用された場合の4:1:1データに関する符号ブロックの割当の実施例が示されている。図20Cにおいて、8個のユニットが並列である場合、ユニットC、D及びEが単位時間当たりに処理できる係数の数は、他のユニットよりも多くなることが予想される。

【0149】図29の符号器は、上述の符号化を実行するため使用される。たとえば、ビットモデリングMQ符号器2908_{1-N}のN台のMQ符号器のうちの各符号器は、図18乃至20に示されたA~Hのいずれかに割り当てられる。

【0150】図18乃至20に関して、偶数台のMQ符号器が並列にされているが、並列にされるMQ符号器の台数は奇数台でも構わない。

【0151】係数をハードウェアに格納するためのメモリ節約

無損失の復号化ではないときに、係数を保持するメモリ使用量を削減するために、零ビットプレーン変換を利用することが可能である。ハードウェアが係数毎にN個のビットプレーンを保持できる場合、復号化は、N個のビットプレーンが復号化された後に終了する。後続のビットプレーンは量子化(丸め処理)を行なうことが可能である。

【0152】図22Aは、符号化中に、係数毎に、メモリの有限個のビットプレーンを使用する例が示されている。たとえば、メモリの8個のビットプレーン(N=8)は、標準的な表現形式で、係数を16ビットによって符号化するため使用され得る。これらの係数は、(L

Lサブバンド係数は量子化されない) LLサブバンド以外のサブバンドの一部であり、ウェーブレット変換を画像データに適用した結果として生成される。一実施例において、ウェーブレット変換は、5, 3ウェーブレット変換を含む。ウェーブレット変換は、LLサブバンド、HHサブバンド、LHサブバンド及びHLサブバンドを並列に生成するため、並行動作する多数の5, 3ウェーブレット変換により構成しても構わない。ウェーブレット変換からの係数を保持するメモリは、係数ビットに基づく符号化を実行するため、コンテキストモデルによってアクセスされる。

【0153】符号化中に、係数は、零ビットプレーンの数が基地になる前に保存される。カウンタは、上位のビットプレーン8~15に対する初期零の数をカウントする。ビットプレーン8~15が全て零である限り、メモリは、対応したビットプレーン0~7に対する情報(大きさ)を保持する。ビットプレーン8~15に1が出現した場合、対応したカウンタは停止し、メモリは対応したビットプレーン8~15の情報を保持する。符号ブロックの符号化の最後に、カウンタがビットプレーン8~15に対し全て零を指定し、対応したビットプレーン0~7は、カウンタがメモリの最後に値を格納した場合にメモリに収容するか、又は、カウンタはメモリ内のビットプレーン8~15に対する開始アドレスを指定し、対応したビットプレーン0~7を丸め処理(量子化)する必要がある。かくして、カウントは、サイドバンド情報として作用し、行の始まりからカウントによって指定された行内の位置までメモリアレイに保持された情報が必要の無いデータになったことを示す。

【0154】メモリの別々のビットプレーンはサイン情報を保持するため使用されるか、又は、サイン情報は有意状態と共に保持される。

【0155】他の実施例において、少量のメモリが、カウンタの代わりに、可変長(VL)符号情報(たとえば、ランレングス符号)のため使用される。これにより、少数の”1”ビットを含むビットプレーンを、ビットプレーン毎にメモリの一部分に格納することが可能になる。ビットをメモリに格納した後、コンテキストモデルは、ビットを取得するためメモリにアクセスする。しかし、各行は、潜在的に、量子化されるべきデータを含んでいるので、コンテキストモデルによってアクセスされ、使用される必要が無い。図22Bは、メモリへのアクセスを制御するための制御ロジックの一実施例のブロック図である。このロジックは、メモリにアクセスするコンテキストモデルと協働して、或いは、コンテキストモデルの一部として動作する。

【0156】図22Bを参照するに、アドレスaddrは、ビットを生成するメモリアレイ2201にアクセスする。アドレス、及び、アドレスを収容したメモリの行と関連したカウンタ値は、比較ロジック2210へ供給

される。比較ロジック2210において、アドレスが行に対するカウンタ値以上であると判定された場合、メモリアレイ2201からの1ビット出力が生成され、そうでなければ、零が出力される。

【0157】図23は、VL符号からのメモリの一部分と、係数を格納するメモリアレイとを示す図である。VL符号は、行内で次の“1”が現れるまでスキップするビット数を示すことによって1ビットの有無を指定するため使用される。かくして、このVL符号は、アクセスロジックが次のビットプレーンの場所を知ることができるように2個のカウントを指定するため作成される。他のVL符号は、3個以上のカウントを与えるため使用される。VL符号を使用することによって、典型的に、満杯よりも一つ少ないメモリのビットプレーンを使用できるようになる。小容量メモリのサイズが(1ビットプレーン当たり)符号ブロックのサイズの1/32であるならば、R2[8]符号又はR2[7]符号を使用してもよい。R2[8]、R2[6]、及びR2[7]符号の詳細な情報は、本願の譲受人に譲受された、米国特許第5,381,145号、発明の名称“Method and Apparatus for Parallel Decoding and Encoding of Data”、1995年1月10日発行に記載されている。

【0158】変換及びコンテキストモデル/MQ符号器の並列動作が望ましいビデオの場合、2個のメモリバンクが必要になる。静止画像アプリケーションの場合、変換及びコンテキストモデル/MQ符号器の逐次的動作のために1個のメモリバンクで十分である。

【0159】上記のメモリ節約技術は行に関して説明さ*

表9 2×符号ブロック及び1レイヤ用の包含情報

包含情報	符号
0000	0*
0001	110001z_
0010	11001z_0
0011	11001z_1
0100	1101z_00
0101	1101z_01_
0110	1101z_1_0
0111	1101z_1_1

表中、*は、0又は10又は110000を表わす。

【0163】一実施例において、符号110000は、実現例の便宜上、符号ブロックが包含されない場合に使用される。

【0164】制限された数の符号ブロック及び単一レイヤを備えたタイル用のパケットヘッダを書き込む手順の一実施例は、以下のような初期化：サブバンド毎に、零ビットプレーン最小値MZPに最大値を設定から始まる。

【0165】一実施例において、MZPの最大値は、15ビットプレーンまでの場合、0xFであり、31ビットプレーンまでの場合、0x1Fである。使用される値が大きくなると共に、実施例で取り扱い得るビットプレーンの数が増加する。

*れているが、たとえば、列、ブロック、ページ、領域などの任意のメモリ領域を使用することができる。或いは、別個のメモリを使用してもよい。

【0160】パケットヘッダ処理

たとえば、JPEG 2000符号ストリーム（又は、ビットストリーム）のような符号ストリームを作成するため、パケットヘッダが作成される。一実施例において、この情報は、任意の個数の符号ブロックを取り扱うためタグ木構造を伴う。ある種の状況では、制限された個数の符号ブロックを備えたタイル用のタイルヘッダが作成される。たとえば、タイルが、4個の128×128サブバンドを含み、各サブバンドが64×64符号ブロックに分割される場合、一体として符号化される符号ブロックの個数は4個である。パケットヘッダは、特定の符号ブロックに対するデータが存在するかどうか、データが存在する場合の零ビットプレーンの個数、符号化データの長さ、及び、データに含まれる符号化用パスの個数を指定する。

【0161】以下の表9は、2×2符号ブロック及び1レイヤを含むパケット用のパケット構造の一実施例を示す。表9を参照するに、タグ木構造は、2レベルの深さしかない。記号“z”は、最高レベルの零ビットプレーンのタグ木構造情報の場所を示し、記号“_”で示された場所は、残りの零ビットプレーン、符号化用パス及び長さ情報の置かれる場所を示す。

【0162】

【表9】

包含情報	符号
1000	111z_000
1001	111z_001_
1010	111z_01_0
1011	111z_01_1
1100	111z_1_00
1101	111z_1_01_
1110	111z_1_1_0
1111	111z_1_1_1

【0166】次に、パケット内で各符号ブロックの係数を符号化するとき、

Save included or not bit (包含又は包含されないビットを保存)

Save number of zero bitplanes (零ビットプレーンの個数を保存)

If zero bitplanes less than MZP then MZP = zero bitplane (零ビットプレーンがMZP未満であるならば、MZP=零ビットプレーン)

Save number of coding passes (符号化用パスの個数を保存)

Save Length (長さを保存)
を実行する。

【0167】Save included or not bitは、(量子化後

61

62

の) 全ての係数が零である場合に、セットされ、符号ブロックが包含されないことを指定する。最終的に、タイラ若しくはサブバンドの情報が処理された後、パケット*

* ヘッダは以下のように記述される。

【0168】

```

write "1"
for each subband
  write "1"
  first_flag = 1
  for each code-block
    if not included then
      write "0"
    else
      write "1"
      if first_flag then
        write MZP in tag tree format
        first_flag = 0
      write zero bitplanes ? MZP in tag tree format
      write coding passes
      determine minimum Lblock value
      write Lblock
      write length

```

ここで、Lblockは、JPEG 2000標準のセクションB.10.7.1に規定されている。

【0169】パケットヘッダは、少なくとも1バイトであり、JPEG 2000準拠式復号器は、書き込まれた情報を認識できることに注意する必要がある。

【0170】多数のレイヤが存在する場合、MZP変数の初期化は、1レイヤのバイト同様に行なわれる。各符号ブロックの符号化中に、包含又は非包含の指標、符号化用パスの個数、及び、長さがレイヤ毎に保存される。

さらに、以下の初期化処理が好ましい。

【0171】first_flag = 1

* initialize Lblock for each code-block

initialize already included for each code-block to false

一実施例において、Lblockは3へ初期化される。"already included"が真であるとき、一部の先行レイヤがデータを符号化したことを意味する（すなわち、符号ブロックが過去に出現している）。

【0172】レイヤ毎にパケットを書き込むため、以下の手続が使用される。

【0173】

30

※

```

write "1"
for each subband
  if layer 0 then write "1"
  for each code-block
    if not included then
      write "0"
    else
      write "1"
      if code-block not already included then
        if first_flag then
          write MZP in tag tree format
          first_flag = 0
        write zero bitplanes ? MZP in tag tree format
        set already included
      write coding passes
      determine minimum Lblock value
      write Lblock
      write length

```


"already included"情報は、各符号ブロックに対し別個のビットでも構わない。或いは、零ビットプレーンの使用されない値を"already included"を指定するため使用してもよい。たとえば、14個のビットプレーンが存在する場合、零ビットプレーンを15(0xF)にセットすることによって、"already included"を示すことが可能である。

【0174】"0"パケットを使用しない圧縮符号化データ

JPEG 2000の場合、パケットヘッダはバイト単位に丸められる。一部のケースでは、しかし、パケットヘッダは、唯一の零ビット、若しくは、パケットヘッダをバイト境界に収容するために必要なビット数よりも少ない多数のビットを格納する。パケットヘッダは、一般的に、パディングによってバイトに丸められる。また、パケットヘッダ表現形式は、固有ではなく、典型的には、できるだけ短い表現形式の使用が望まれるが、一実施例では、使用される過剰ビットがパディングによって埋められるであろうビット場所の代わりをするならば、考えられる最短の形式ではない表現形式が使用される。これは、過剰ビットで符号化された情報がタイルコンポーネントレベル分割における次のパケットに関する情報を示す場合に、特に有効である。

【0175】たとえば、単一のサブバンドが存在し、2×2ブロックが包含される場合、零パケットを出力する。しかし、同じ空間量で、パケットに何かが存在し、タグ木構造の一番上のレベルには何も包含されていない、ということを示すために零を出力してもよい。或いは、タグ木構造に何かが存在し、それが0000であることを示すことも可能である。かくして、これらの過剰ビットは、より多くのタグ木構造情報を与えるため使用される。このタグ木構造情報は、後でパケットヘッダに出現し、必ず繰り上げられるであろう情報である。ビットを先行のパケットヘッダへ繰り上げるにより、符号ストリーム全体のサイズを1バイトずつ（或いは、それ以上）縮小することが可能である。

【0176】以上の説明から、本発明の多数の代替及び変更が当業者に明らかになるであろう。しかし、例示のために解説され、図示された具体的な実施例は、本発明を制限することを意図していないことに注意する必要がある。したがって、多数の実施例の詳細の説明は、本発明に不可欠であると考えられる事項だけが記載された請求項に挙げられた事項の範囲を制限することを意図したものではない。

【図面の簡単な説明】

【図1】JPEG2000復号化体系のブロック図である。

【図2A】係数毎にサブビットプレーンパスが識別され、各符号化パスのための処理の順序を示すラベルが付けられた係数の8×8符号ブロックの一例を示す図であ

る。

【図2B】可変長ラン・スキップカウント用メモリの説明図である。

【図3】(A)～(D)は、コンテキストモデルの一実施例に対する近傍係数とメモリ構成を示す図である。

【図4】16×16符号ブロックのランダムアクセス用の有意メモリ構成の一実施例の説明図である。

【図5】ランダムアクセス用の有意プロパゲーション・パスに使用されるメモリ及びレジスタを示す図である。

【図6】メモリからランダムアクセス用レジスタに格納された有意状態を示す図である。

【図7】有意プロパゲーション・パスロジックの一実施例のブロック図である。

【図8】4×4ブロック上のコンテキストモデルの一実施例の性能の一例を示す図である。

【図9】16×16符号ブロックのシーケンシャルアクセス用有意メモリの構成の一実施例の説明図である。

【図10】有意プロパゲーション・パスのため使用されるメモリ及びレジスタの一実施例の説明図である。

【図11】コンテキストモデル動作の適切な領域を与えるためのメモリ及びレジスタの使用法の説明図である。

【図12】パス決定ロジックの一実施例のブロック図である。

【図13】2重コンテキスト生成ロジックの一実施例のブロック図である。

【図14A】初期コンテキスト型MQ符号器の一実施例のブロック図である。

【図14B】典型的な復号化実現方式の一実施例の説明図である。

【図15】後期コンテキスト型MQ符号器の一実施例のブロック図である。

【図16A】確率クラスインデックスの比較の動作状態の説明図である。

【図16B】各Qe値に対するMPS又はLPSを決定するマルチプレクサのブロック図である。

【図17】多重MPS復号化のためのインターバルの説明図である。

【図18】4:4:4データに対する並列的な符号ブロックの割当の一実施例の説明図である。

【図19】4:2:2データに対する並列的な符号ブロックの割当の一実施例の説明図である。

【図20】4:1:1データに対する並列的な符号ブロックの割当の他の一実施例の説明図である。

【図21】個々に関連性コンテキストモデルを有する多数のMQ符号器を含む符号器の一実施例のメモリの構成図である。

【図22A】符号化中に各係数に対し制限された数のメモリのビットプレーンを使用する例の説明図である。

【図22B】メモリへのアクセスを制御するための制御

ロジックの一実施例のブロック図である。

【図23】カウンタの代わりに、可変長(VL)符号情報用の小容量のメモリを使用する例の説明図である。

【図24】順変換の一実施例のブロック図である。

【図25A】ローパスフィルタの一実施例のブロック図である。

【図25B】ハイパスフィルタの一実施例のブロック図である。

【図26A】ハイパスフィルタの一実施例のブロック図である。

【図26B】ローパスフィルタの一実施例のブロック図である。

【図27】順変換の他の一実施例のブロック図である。

【図28】逆変換の一実施例のブロック図である。

【図29】符号器/復号器の一実施例のブロック図である。

*

*【図30】ランカウント及びスキップカウントの両方を有する16ビット語の一例の説明図である。

【図31】符号化パスを決定する有意状態ビットの典型的な8×8領域の説明図である。

【図32】パスロジックを決定する一実施例の構成図である。

【符号の説明】

2901 画像データインタフェース

2902 DCレベルシフタ

10 2903 ウェーブレット変換器

2905 スカラー量子化/逆量子化器

2906 プリコーダ

2907 パケットヘッダ処理器

2908 ビットモデリングMQ符号器

2911 符号メモリ


* A, B ワークメモリ

【図1】

【図2A】

【図7】


JPEB2000復号化体系のブロック図 8×8符号ブロックの一例の説明図




SP 0	SP 4	C 8	C 12	C 16	C 20	C 24	C 28
R 1	SP 5	C 9	C 13	C 17	C 21	C 25	C 29
R 2	SP 6	SP 10	SP 14	SP 18	C 22	C 26	C 30
SP 3	SP 7	R 11	R 15	SP 19	C 23	C 27	C 31
C 32	SP 36	SP 40	SP 44	SP 48	C 52	C 56	C 60
C 33	C 37	C 41	C 45	C 49	C 53	C 57	C 61
C 34	C 38	C 42	C 46	C 50	C 54	C 58	C 62
C 35	C 39	C 43	C 47	C 51	C 55	C 59	C 63

【図2B】

可変長ラン・スキップカウント用メモリの説明図




有重プロパゲーションパスロジックの一実施例のブロック




【図3】

近傍係数とメモリ構成の説明図




【図4】

有重メモリ構成の実施例の説明図




【図6】

有意状態の説明図



【図13】

2重コンテキスト生成ロジックの実施例のブロック図



【図8】

コンテキストモデルの一実施例の性能の説明図

SPバス : SPバス使用の10*2
 CとRバス使用の8
 Cバス : Cバス使用の4*2
 Rバス : Rバス使用の3
 合計 : 38クロック=1秒あたり2.25クロック

SP=有重プロパゲーション
 C=クリンアップ
 R=リファインメント

SP	SP	SP	SP	SP
SP	SP	C	C	SP
SP	C	C	C	SP
SP	C	C	SP	R
SP	C	SP	SP	R
SP	SP	SP	SP	SP


【図9】

有重メモリ構成の一実施例の説明図

	0	1	2	3
0	A		A	
1	B		B	
2	A		A	
3	B		B	
0	A		A	


【図10】

有重プロパゲーションバスに使用されるメモリ及びレジスタの説明図




【図11】

メモリ及びレジスタの使用法の説明図



【図22B】

制御ロジックの一実施例のブロック図




【図30】

16ビット語の一例の説明図

3	8	5
ラン	パッド	スキップ


【図15】

後進コンテキスト型MQ符号器の一実施例のブロック図




【図16A】

標準クラスインデックスの比較動作の状態説明図




【図23】

可変長(VL)符号情報用の小容量のメモリの使用例の説明図




【図21】

符号器の一実施例のメモリの構成図





【图 19】

並列的な符号ブロックの割当ての実施例の説明図




ハイパスフィルタの一実装例のブロック図

8 × 8 領域




【図20】


並列的な符号ブロックの種別の他の実施例の説明図



(A)




(B)



(C)


【図22A】

メモリのビットプレーンを使用する例の説明図




【図26A】

ハイパスフィルタの一実施例のブロック図




【図26B】

ローパスフィルタの一実施例のブロック図




【図 27】

順変換の他の一実施例のブロック図





【图28】

逆変換の一実施例のブロック図



【図 3 2】



【請求項3】 係数のグループに関して有意プロパゲーション・パスを実行する機能と、

後続のパスで処理されるべき係数のグループ内での係数の場所を示すデータ構造を作成する機能と、

リファインメント・サブビットプレーン・パスの処理の際にはスキップされるべき係数を識別する情報を獲得するためデータ構造にアクセスし、リファインメント・パスに含まれるとして識別された係数だけにアクセスするため、獲得された情報を用いて、係数のグループを保持するメモリにアクセスし、メモリから取得したリファインメント・ビットを符号化することによって、リファインメント・サブビットプレーン・パスを実行する機能と、をコンピュータに実現させるためのプログラム。

【請求項4】 係数のグループに関して有意プロパゲーション・パスを実行する手順と、

後続のパスで処理されるべき係数のグループ内での係数の場所を示すデータ構造を作成する手順と、

クリーンアップ・サブビットプレーン・パスを実行する手順と、を有し、

クリーンアップ・サブビットプレーン・パスは、クリーンアップ・サブビットプレーン・パスの処理の際にはスキップされるべき係数を識別する情報を獲得するためデータ構造にアクセスする手順と、

クリーンアップ・パスに含まれるとして識別された係数だけにアクセスするため、獲得された情報を用いて、係数のグループを保持するメモリにアクセスする手順と、メモリから取得したクリーンアップ・ビットを符号化する手順と、によって実行される、方法。

【請求項5】 係数のグループに関して有意プロパゲーション・パスを実行する手段と、

後続のパスで処理されるべき係数のグループ内での係数の場所を示すデータ構造を作成する手段と、

クリーンアップ・サブビットプレーン・パスの処理の際にはスキップされるべき係数を識別する情報を獲得するためデータ構造にアクセスし、

クリーンアップ・パスに含まれるとして識別された係数だけにアクセスするため、獲得された情報を用いて、係数のグループを保持するメモリにアクセスし、メモリから取得したクリーンアップ・ビットを符号化することにより、クリーンアップ・サブビットプレーン・パスを実行する手段と、を有する装置。

【請求項6】 係数のグループに関して有意プロパゲーション・パスを実行する機能と、

後続のパスで処理されるべき係数のグループ内での係数の場所を示すデータ構造を作成する機能と、

クリーンアップ・サブビットプレーン・パスの処理の際にはスキップされるべき係数を識別する情報を獲得するためデータ構造にアクセスし、クリーンアップ・パスに含まれるとして識別された係数だけにアクセスするため、獲得された情報を用いて、係数のグループを保持するメモリにアクセスし、メモリから取得したクリーンアップ・ビットを符号化することによって、クリーンアップ・

サブビットプレーン・パスを実行する機能と、をコンピュータに実現させるためのプログラム。

【請求項7】 リファインメント・ビットのランのサイズを指定するリファインメント・ビットランカウント、リファインメント・ビットのランの間でスキップすべき係数の個数を指定するリファインメント・ビットスキップカウント、クリーンアップ・ビットのランのサイズを指定するクリーンアップ・ビットランカウント、及び、クリーンアップ・ビットのランの間でスキップすべき係数の個数を指定するクリーンアップ・ビットスキップカウントを収容し、リファインメント・パス又はクリーンアップ・パスの間に処理されるべき係数のグループ内での係数の場所を指示する、少なくとも一つのデータ構造を、コンテキストモデルが読み出す手順と、コンテキストモデルが、少なくとも一つのデータ構造内の情報に基づいてメモリにアクセスする手順と、を有する方法。

【請求項8】 メモリと、メモリに接続されたコンテキストモデルとを具備し、

少なくとも一つのデータ構造は、リファインメント・ビットのランのサイズを指定するリファインメント・ビットランカウント、リファインメント・ビットのランの間でスキップすべき係数の個数を指定するリファインメント・ビットスキップカウント、クリーンアップ・ビットのランのサイズを指定するクリーンアップ・ビットランカウント、及び、クリーンアップ・ビットのランの間でスキップすべき係数の個数を指定するクリーンアップ・ビットスキップカウントを収容し、コンテキストモデルは、リファインメント・パス又はクリーンアップ・パスの間に処理されるべき係数のグループ内での係数の場所を指示する少なくとも一つのデータ構造を読み出し、

コンテキストモデルは、少なくとも一つのデータ構造内の情報に基づいてメモリにアクセスする、復号器。

【請求項9】 リファインメント・サブビットプレーン・パスの処理の際にはスキップされるべき係数を識別する情報を獲得するため、後続のパスで処理されるべき係数のグループ内での係数の場所を示すデータ構造にアクセスする手順と、

リファインメント・パスに含まれるとして識別された係数だけにアクセスするため、獲得された情報を用いて、係数のグループを保持するメモリにアクセスする手順と、

メモリから取得したリファインメント・ビットを符号化する手順と、を有する方法。

【請求項10】 リファインメント・サブビットプレーン・パスの処理の際にはスキップされるべき係数を識別する情報を獲得するため、後続のパスで処理されるべき係数のグループ内での係数の場所を示すデータ構造にアクセスする手段と、

リファインメント・パスに含まれるとして識別された係数だけにアクセスするため、獲得された情報を用いて、係数のグループを保持するメモリにアクセスする手段と、メモリから取得したリファインメント・ビットを符号化する手段と、を有する装置。

【請求項 11】 クリーンアップ・サブビットプレーン・パスの処理の際にはスキップされるべき係数を識別する情報を獲得するため、後続のパスで処理されるべき係数のグループ内での係数の場所を示すデータ構造にアクセスする手順と、クリーンアップ・パスに含まれるとして識別された係数だけにアクセスするため、獲得された情報を用いて、係数のグループを保持するメモリにアクセスする手順と、メモリから取得したクリーンアップ・ビットを符号化する手順と、を有する方法。

【請求項 12】 ランカウントを保持する第 1 の部分、スキップカウントを保持する第 2 の部分、及び、第 1 の部分と第 2 の部分を分離する第 3 の部分を有するメモリと、上記メモリに接続され、上記メモリから同時に獲得されたランカウント及びスキップカウントを復号化する復号化ハードウェアと、を具備した情報復号化装置。

【請求項 13】 有意プロパゲーション・パスを実行する方法であって、領域に対する有意状態情報に応じて、処理される情報が有意プロパゲーション・パス、リファインメント・パス、又は、クリーンアップ・パスに属するかどうかを判定する手順と、領域内のサブ領域が、有意プロパゲーション・パス、リファインメント・パス、又は、クリーンアップ・パスの係数を有するかどうかを表わす信号をアサートする手順と、リファインメント・パス及びクリーンアップ・パスに対するランカウント及びスキップカウントを識別すると共に、有意プロパゲーション・パスの係数のビットを符号化する手順と、リファインメント・パスにあるものとして認定された係数のビット及びクリーンアップ・パスにあるものとして認定された係数のビットを処理する手順と、を有する方法。

【請求項 14】 有意プロパゲーション・パスを実行する装置であって、領域に対する有意状態情報に応じて、処理される情報が有意プロパゲーション・パス、リファインメント・パス、又は、クリーンアップ・パスに属するかどうかを判定する手段と、領域内のサブ領域が、有意プロパゲーション・パス、リファインメント・パス、又は、クリーンアップ・パスの係数を有するかどうかを表わす信号をアサートする手段

と、リファインメント・パス及びクリーンアップ・パスに対するランカウント及びスキップカウントを識別すると共に、有意プロパゲーション・パスの係数のビットを符号化する手段と、リファインメント・パスにあるものとして認定された係数のビット及びクリーンアップ・パスにあるものとして認定された係数のビットを処理する手段と、を有する装置。

【請求項 15】 有意プロパゲーション・パスを実行する装置であって、第 1 の所定のサイズの第 1 の領域に対する有意状態情報を受け取る入力、並びに、第 2 の所定のサイズの第 2 の領域における各係数と関連したパスが有意プロパゲーション・パスであるか、リファインメント・パスであるか、又は、クリーンアップ・パスであるかを示す第 1 の出力標識の組を具備した決定パスユニットと、出力標識に接続された入力、次の非リファインメント・ビット出力、次の非クリーンアップ・ビット出力、及び、現在のパス標識出力を具備した処理ユニットと、処理ユニットからの出力へ接続され、上記処理ユニットからの出力に応じて、リファインメント・ビットデータ構造への次のインデックスの標識、リファインメント・ラン標識、リファインメント・スキップ標識、及び、有意プロパゲーション標識を生成する制御ユニットと、が設けられた装置。

【請求項 16】 領域に対する有意状態情報、領域の部分集合内の各係数に対するパスビット、及び、現在パス標識を受けるため接続された入力を用意し、領域の部分集合内の各係数に対するパスを示すパス標識を生成する判定パスロジックと、判定パスロジックから出力された信号及び現在パス標識を受ける入力を用意し、有意プロパゲーション・パス、リファインメント・パス及びクリーンアップ・パスのうちの一つのパスと関連付けられた出力標識を生成する選択ロジックと、選択ロジックに接続され、選択ロジックからの出力標識に応じて現在パスにおける次の係数を示す次の係数ロジックと、一つのパスにおける次の係数を示す出力を受けるよう接続され、有意プロパゲーション・パス、リファインメント・パス及びクリーンアップ・パスにおける係数を符号化し、符号化される係数の中には次の係数ロジックによって示された有意プロパゲーション・パス、リファインメント・パス及びクリーンアップ・パスのうちのいずれかにおける係数が含まれている、制御ロジックと、を有する装置。

【請求項 17】 領域に対する有意状態情報、領域の部分集合内の各係数に対するパスビット、及び、現在パス標識を受けるため接続された入力を用意し、領域の部分集合内の各係数に対するパスを示すパス標識を生成する

判定パスロジックと、
 判定パスロジックから出力された信号及び現在パス標識
 を受ける入力を具備し、有意プロパゲーション・パス、
 リファインメント・パス及びクリーンアップ・パスのう
 ちの一つのパスと関連付けられた出力標識を生成する選
 択ロジックと、
 選択ロジックからの出力標識及び処理中の領域の部分集
 合内の現在の係数の識別標識を受けるよう接続された入
 力を具備し、マスクされた出力標識を出力するマスクユ
 ニットと、
 マスクユニットに接続され、現在のパスにおける次の係
 数を示す出力を具備し、現在のパスにおける各係数の場
 所を見つける優先度符号器と、
 一つのパスにおける次の係数を示す出力を受けるよう接
 続され、有意プロパゲーション・パス、リファインメン
 ト・パス及びクリーンアップ・パスにおける係数を符号
 化し、符号化される係数の中には次の係数ロジックによ
 って示された有意プロパゲーション・パス、リファイン
 メント・パス及びクリーンアップ・パスのうちのいづれ
 かにおける係数が含まれている、制御ロジックと、
 次のパスビットの状態を示すため次のパスビット標識を
 設定する次のパスビットロジックと、を有する装置。

【請求項18】 復号化されている現在のビットが0で
 あるときのコンテキストと、復号化されている現在のビ
 ットが、係数が有意になったことを示す1であるときの
 コンテキストの二つのコンテキストを生成する手順と、
 現在のビットに続くビットの復号化に使用するため、既
 に復号化された現在のビットに基づいて、二つのコンテ
 キストのうちの一方を選択する手順と、
 選択された一方のコンテキストを使用して現在のビット
 に続くビットを復号化する手順と、を有する方法。

【請求項19】 復号化されている現在のビットが0で
 あるときのコンテキストと、復号化されている現在のビ
 ットが、係数が有意になったことを示す1であるときの
 コンテキストの二つのコンテキストを生成するコンテキ
 ストモデルと、
 コンテキストモデルに接続され、選択信号に応じて二つ
 のコンテキストのうちの一方を出力する選択器と、
 選択器に接続され、選択器から一方のコンテキストを受
 ける符号器と、を有する復号器。

【請求項20】 復号化されている現在のビットが0で
 あるときのコンテキストと、復号化されている現在のビ
 ットが、係数が有意になったことを示す1であるときの
 コンテキストの二つのコンテキストを生成する機能と、
 現在のビットに続くビットの復号化に使用するため、既
 に復号化された現在のビットに基づいて、二つのコンテ
 キストのうちの一方を選択する機能と、
 選択された一方のコンテキストを使用して現在のビット
 に続くビットを復号化する機能と、をコンピュータに実
 現させるためのプログラム。

【請求項21】 MQ符号器とAレジスタ及びCレジス
 タとを用いて情報を復号化する復号器であって、
 内部状態を更新する更新ロジックと、
 コンテキストに応じて現在の確率クラスインデックスを
 生成する第1のロジックと、が設けられ、
 更新ロジックによる内部状態の更新は、コンテキストの
 生成と現在の確率クラスインデックスの生成の少なくと
 も一方と重なり、
 符号ストリームに応じて、Aレジスタ及びCレジスタに
 よって指定されたインターバルと関連付けられた確率ク
 ラスインデックスのペアを生成する確率クラス生成ロジ
 ックと、
 第1のロジック及び確率クラス生成ロジックと接続さ
 れ、現在の確率クラスインデックスに対応する確率クラ
 スが確率クラスインデックスのペアに対応した確率クラ
 スの範囲内に含まれるかどうかを判定する比較ロジック
 と、
 比較ロジックに接続され、現在の確率クラスインデック
 スと確率クラスインデックスのペアとの間の比較の結果
 に基づく判定結果を出力する出力ロジックと、が更に設
 けられている復号器。

【請求項22】 MQ符号器とAレジスタ及びCレジス
 タとを用いて情報を復号化する復号器であって、
 内部状態を更新する更新ロジックと、
 コンテキストに応じて現在の確率クラスインデックスを
 生成する第1のロジックと、が設けられ、
 更新ロジックによる内部状態の更新は、コンテキストの
 生成と現在の確率クラスインデックスの生成の少なくと
 も一方と重なり、
 コンテキストに応じて確率状態を出力するメモリと、
 メモリに接続され、確率状態に応じて現在の確率クラス
 インデックスを生成する第2のロジックと、
 符号ストリームに応じて、Aレジスタ及びCレジスタに
 よって指定されたインターバルと関連付けられた確率ク
 ラスインデックスのペアを生成する確率クラス生成ロジ
 ックと、
 第1のロジック及び確率クラス生成ロジックと接続さ
 れ、比較器のペアを含み、現在の確率クラスインデック
 スが確率クラスインデックスのペアの範囲内に含まれる
 かどうかを判定する比較ロジックと、
 比較ロジックに接続され、現在の確率クラスインデック
 スと確率クラスインデックスのペアとの間の比較の結果
 に基づく判定結果を出力する出力ロジックと、が更に設
 けられ、
 出力ロジックは比較器のペアの出力に接続されたAND
 ゲートを具備し、
 出力ロジックのANDゲートは、現在の確率クラスイン
 デックスに対応した確率クラスが確率クラスインデック
 スのペアによって決まる確率クラスの範囲に含まれない
 場合に、高確率シンボルを出力する、復号器。

【請求項23】 Aレジスタ及びCレジスタを含むMQ符号器を用いて符号ストリームを復号化する復号化システムで使用するための復号化方法であって、

Aレジスタ及びCレジスタによって決まるインターバルに対する符号ストリームの位置を判定する手順と、

Aレジスタ及びCレジスタによって決まるインターバルに対する符号ストリームの位置と確率シンボルの推定値であるQe値の差が2以上である場合に、多数のビットを復号化する手順と、を有する復号化方法。

【請求項24】 Aレジスタ及びCレジスタを含むMQ符号器を用いて符号ストリームを復号化する復号化システムで使用するための復号化装置であって、

Aレジスタ及びCレジスタによって決まるインターバルに対する符号ストリームの位置を判定する手段と、

Aレジスタ及びCレジスタによって決まるインターバルに対する符号ストリームの位置と確率シンボルの推定値であるQe値の差が2以上である場合に、多数のビットを復号化する手段と、を有する復号化装置。

【請求項25】 Aレジスタ及びCレジスタによって決まるインターバルに対する符号ストリームの位置を判定する機能と、

Aレジスタ及びCレジスタによって決まるインターバルに対する符号ストリームの位置と確率シンボルの推定値であるQe値の差が2以上である場合に、多数のビットを復号化する機能と、をコンピュータに実現させるためのプログラム。

【請求項26】 第1のラインバッファと、

第1の入力係数、第2の入力係数、及び、第1のラインバッファの出力を受ける入力、並びに、第1の出力を具備した第1のハイパスフィルタと、

第1の出力を受けるように第1のハイパスフィルタに接続され、第2のラインバッファ出力を具備した第2のラインバッファと、

第1の入力係数、第1の出力、及び、第2のラインバッファ出力を受ける入力、並びに、第2の出力を具備した第1のローパスフィルタと、

第2の出力に接続され、第1の遅延出力及び第2の遅延出力を具備した第2の縦続接続された遅延器のペアと、第2の出力、第1の遅延出力、及び、第2の遅延出力に接続された入力を具備し、LHサブバンドにおける係数である第3の出力を生成する第2のハイパスフィルタと、

第3の出力に接続され、第3の遅延出力を具備した第1の遅延器と、

第3の出力、第3の遅延出力、及び、LLサブバンドにおける係数に対応した第4の出力に接続された入力を具備し、第4の出力を生成する第2のローパスフィルタと、

第1の出力に接続され、第4の遅延出力及び第5の遅延出力を具備した第2の縦続接続された遅延器のペアと、

第1の出力、第4の遅延出力、及び、第5の遅延出力に接続された入力を具備し、HHサブバンドにおける係数である第5の出力を生成する第3のハイパスフィルタと、

第5の出力に接続され、第6の遅延出力を具備した第2の遅延器と、

第5の出力、第6の遅延出力、及び、第5の遅延出力に接続された入力を具備し、HLサブバンドにおける係数に対応した第6の出力を生成する第3のローパスフィルタと、を有するウェーブレット変換フィルタ。

【請求項27】 入力データを複数の符号ブロックに分割する手順と、

複数のMQ符号器の中の各MQ符号器によって行なわれる符号化の量ができる限り均衡するように並列的に複数の符号ブロックを符号化するため、複数の符号ブロックを、符号ブロック単位で、複数のMQ符号器に割り当てる手順と、を有する方法。

【請求項28】 入力データを複数の符号ブロックに分割する手順と、

複数のMQ符号器の中の各MQ符号器によって行なわれる符号化の量ができる限り均衡するように並列的に複数の符号ブロックを符号化するため、複数の符号ブロックを、符号ブロック単位で、複数のMQ符号器に割り当てる手順と、を有する装置。

【請求項29】 各係数のビット長がNビットよりも長い複数の係数を生成するため、1回以上のウェーブレット変換を適用する手順と、

各係数のN個のビットプレーンを、複数の行を含む第1のメモリに格納する手順と、を有し、

第1のメモリの各行の各記憶場所は、複数の係数の比較的有意なビットプレーンと複数の係数のあまり有意ではないビットプレーンのいずれか一方のビットを格納し、N個のビットプレーンを第1のメモリへ格納する手順は、比較的有意なビットプレーンのビットが格納され始め、あまり有意ではないビットプレーンの複数の係数のビットが格納されなくなる第1のメモリの各行内での場所を示すため、第1のメモリの各行に対する標識を格納する手順を含む、係数符号化方法。

【請求項30】 各係数のビット長がNビットよりも長い複数の係数を生成するため、1回以上のウェーブレット変換を適用する手段と、

各係数のN個のビットプレーンを、複数の行を含む第1のメモリに格納する手段と、を有し、

第1のメモリの各行の各記憶場所は、複数の係数の比較的有意なビットプレーンと複数の係数のあまり有意ではないビットプレーンのいずれか一方のビットを格納し、N個のビットプレーンを第1のメモリへ格納する手段は、比較的有意なビットプレーンのビットが格納され始め、あまり有意ではないビットプレーンの複数の係数のビットが格納されなくなる第1のメモリの各行内での場

所を示すため、第1のメモリの各行に対する標識を格納する手段を含む、係数符号化装置。

【手続補正2】

【補正対象書類名】明細書

* 【補正対象項目名】0082

【補正方法】変更

【補正内容】

* 【0082】

```
count = 0
while (count < 16)
    mask = (1 << count)-1
    refinement_masked = refinement | mask
    use priority encoder to find next non-refinement bit
    cleanup_mask = clean_up | mask
    use priority encoder to find next non-cleanup bit
    if current bit is in significance propagation pass
        process coefficient as significance propagation
        count = count + 1
    else if current bit in refinement pass
        N = "next non-refinement bit" - count
        process N bits as refinement pass
        count = count + N
    else
        N = "next non-cleanup bit" - count
        process N bits as cleanup pass
        count = count + N
/* 。
```

【手続補正3】

【補正対象書類名】明細書

【補正対象項目名】0153

【補正方法】変更

【補正内容】

【0153】符号化中に、係数は、零ビットプレーンの数が既知になる前に保存される。カウンタは、上位のビットプレーン8～15に対する初期零の数をカウントする。ビットプレーン8～15が全て零である限り、メモリは、対応したビットプレーン0～7に対する情報（大きさ）を保持する。ビットプレーン8～15に1が出現した場合、対応したカウンタは停止し、メモリは対応したビットプレーン8～15の情報を保持する。符号ブロックの符号化の最後に、カウンタがビットプレーン8～15に対し全て零を指定し、対応したビットプレーン0※

※～7は、カウンタがメモリの最後に値を格納した場合にメモリに収容するか、又は、カウンタはメモリ内のビットプレーン8～15に対する開始アドレスを指定し、対応したビットプレーン0～7を丸め処理（量子化）する必要がある。かくして、カウンタは、サイドバンド情報として作用し、行の始まりからカウンタによって指定された行内の位置までメモリアレイに保持された情報が必要の無いデータになったことを示す。

【手続補正4】

【補正対象書類名】明細書

【補正対象項目名】0168

【補正方法】変更

【補正内容】

【0168】

```
write "1"
for each subband
    write "1"
    first_flag = 1
    for each code-block
        if not included then
            write "0"
        else
            write "1"
            if first_flag then
                write MZP in tag tree format
                first_flag = 0
            write zero bitplanes - MZP in tag tree format
```

```

write coding passes
determine minimum Lblock value
write Lblock
write length

```

ここで、Lblockは、JPEG 2000標準のセクションB.10.7.1に規定されている。

【手続補正5】

【補正対象書類名】明細書

* 【補正対象項目名】0173

【補正方法】変更

【補正内容】

* 【0173】

```

write "1"
for each subband
  if layer 0 then write "1"
  for each code-block
    if not included then
      write "0"
    else
      write "1"
      if code-block not already included then
        if first_flag then
          write MZP in tag tree format
          first_flag = 0
        write zero bitplanes — MZP in tag tree format
        set already included
      write coding passes
      determine minimum Lblock value
      write Lblock
      write length

```

"already included"情報は、各符号ブロックに対し別個のビットでも構わない。或いは、零ビットプレーンの使用されない値を"already included"を指定するため使用してもよい。たとえば、14個のビットプレーンが存在※

※する場合、零ビットプレーンを15(0xF)にセットすることによって、"already included"を示すことが可能である。

フロントページの続き

(72)発明者 佐藤 豊

アメリカ合衆国、カリフォルニア 94025,
メンロ・パーク、サンド・ヒル・ロード
2882番、スイート 115 リコーイノベー
ション内

F ターム(参考) 5C059 MA00 MA24 MA35 MC11 ME01
ME05 ME06 RB02 RB17 UA02
UA05 UA12 UA14
5C078 AA04 BA53 CA01 DA01 DA02
DA11 DA12
5J064 AA01 BA08 BA09 BA16 BB13
BC01 BC08 BC16 BC23 BC29
BD02 BD03 BD06

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 2003-008445

(43)Date of publication of application : 10.01.2003

(51)Int.Cl. H03M 7/30

H03M 7/40

H03M 7/46

H04N 1/41

H04N 7/30

(21)Application number : 2002-095109 (71)Applicant : RICOH CO LTD

(22)Date of filing : 29.03.2002 (72)Inventor : SCHWARTZ EDWARD L
SATO YUTAKA

(30)Priority

Priority number : 2001 823733

Priority date : 30.03.2001

Priority country : US

(54) CONTEXT MODEL ACCESS TO MEMORY BASED ON RUN AND SKIP
COUNTS

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a method and apparatus for coding and decoding information.

SOLUTION: In one embodiment, the apparatus comprises a memory and decoding hardware. The memory stores run counts and/or skip counts and the decoding hardware decodes a run count and/or a skip count obtained from the memory during decoding.

LEGAL STATUS [Date of request for examination] 03.02.2005

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

* NOTICES *

JPO and INPIT are not responsible for any

damages caused by the use of this translation.

1.This document has been translated by computer. So the translation may not reflect the original precisely.

2.**** shows the word which can not be translated.

3.In the drawings, any words are not translated.

CLAIMS

[Claim(s)]

[Claim 1] The procedure of performing significant propagation pass about the group of a multiplier, The procedure which creates the DS which shows the location of the multiplier within the group of the multiplier which should be processed with consecutive pass, It has the procedure of performing refinement MENTO subbit plane pass. Refinement MENTO subbit plane pass The procedure which accesses DS in order to acquire the information which identifies the multiplier which should be skipped in the case of processing of refinement MENTO subbit plane pass, The procedure which accesses the memory which holds the group of a multiplier using the acquired information in order to access only the multiplier identified noting that it was contained in refinement MENTO pass, the procedure which encodes the refinement MENTO

bit acquired from memory, and the approach performed as be alike.

[Claim 2] It is the approach according to claim 1 by which two or more refinement MENTO bits are acquired, and a non-refining MENTO bit is disregarded.

[Claim 3] The group of a multiplier is the approach according to claim 1 of constituting a sign block.

[Claim 4] The procedure which creates the above-mentioned DS is the approach according to claim 1 of creating at least one DS by creating the DS which describes the location of the multiplier of refinement MENTO subbit plane pass to the group of a multiplier.

[Claim 5] It is the approach according to claim 4 by which the 1st DS is created during significant propagation pass for a refinement MENTO bit, and the 2nd DS is created for a clean-up bit.

[Claim 6] DS is an approach containing the indicator of each run of a refinement MENTO bit, and the number of the multiplier which should be skipped within the group of a multiplier before the run next to a refinement MENTO bit according to claim 4.

[Claim 7] At least for one of the indicator of each run of a refinement MENTO bit, and the numbers of the multiplier which should be skipped, a count 1 is [a

symbolic language 000 and a count 2] an approach according to claim 6 by which a symbolic language 001 and a count 3 are expressed by the symbolic language 010, and a count 4 is expressed by a symbolic language 011 and the count 5 with a variable-length sign [like a symbolic language 111111111011] whose count 4096 is like [a symbolic language 1 trillion and a count 6] a symbolic language billion and the following.

[Claim 8] At least one of the indicator of each run of a refinement MENTO bit and the numbers of the multiplier which should be skipped a count 1 -- a symbolic language 0 and a count 2 -- a symbolic language 01 and a count 3 -- a symbolic language 1100 and a count 4 -- a symbolic language 1101_0 and a count 5 -- a symbolic language 1101_1 and a count 6 -- a symbolic language 1110_0000 and a count 7 -- a symbolic language 1110_0001 -- similarly A count 21 a symbolic language 1110_1111 and a count 22 a symbolic language 1111_0000_0000_0000 and a count 23 like a symbolic language 1111_0000_0000_0001 and the following A count 4096 is an approach according to claim 6 expressed with a variable-length sign like a symbolic language 1111_1111_1110_1010.

[Claim 9] At least one of the indicator of each run of a refinement MENTO bit and

the numbers of the multiplier which should be skipped A count 1 the symbolic language 0 of gamma1 format, the symbolic language 0 of gamma format, and a count 2 The symbolic language 10_0 of gamma1 format, the symbolic language 100 of gamma format, and a count 3 The symbolic language 10_1 of gamma1 format, the symbolic language 110 of gamma format, and a count 4 The symbolic language 110_00 of gamma1 format, the symbolic language 10100 of gamma format, and a count 5 The symbolic language 110_01 of gamma1 format, the symbolic language 10110 of gamma format, and a count 6 The symbolic language 110_10 of gamma1 format, the symbolic language 11100 of gamma format, and a count 7 The symbolic language 110_11 of gamma1 format, the symbolic language 11110 of gamma format, and a count 8 The symbolic language 1110_000 of gamma1 format, the symbolic language 1010100 of gamma format, and a count 9 Like the symbolic language 1110_001 of gamma1 format, the symbolic language 1010110 of gamma format, and the following, a count 15 The symbolic language 1110_111 of gamma1 format, the symbolic language 1111110 of gamma format, and a count 16 The symbolic language 11110_0000 of gamma1 format, the symbolic language 101010100 of gamma format, and a count 32 The symbolic language 111110_00000 of gamma1

format, the symbolic language 10101010100 of gamma format, and a count 64

The symbolic language 111110_000000 of gamma1 format, the symbolic

language 1010101010100 of gamma format, and a count 128 The symbolic

language 11111110_0000000 of gamma1 format, the symbolic language

101010101010100 of gamma format, and a count 256 The symbolic language

111111110_00000000 of gamma1 format, the symbolic language

10101010101010100 of gamma format, and a count 512 The symbolic language

1111111110_000000000 of gamma1 format, the symbolic language

1010101010101010100 of gamma format, and a count 1024 Symbolic-language

10101010101010101 00 of the symbolic language 11111111110_000000000

of gamma1 format and gamma format and a count 2048 Symbolic-language

10101010101010101 0100 of the symbolic language

111111111110_0000000000 of gamma1 format and gamma format and a count

4096 symbolic-language 10101010101010101 010100 of the symbolic

language 1111111111110_00000000000 of gamma1 format, and gamma format,

and ** -- the approach according to claim 6 expressed with a gamma sign [like].

[Claim 10] The indicator of each run of a refinement MENTO bit is an approach

according to claim 1 held as an integer.

[Claim 11] An integer is an approach according to claim 10 expressed with the integer of the minimum size.

[Claim 12] The number of the multiplier which should be skipped is an approach according to claim 1 held as an integer.

[Claim 13] An integer is an approach according to claim 12 expressed with the integer of the minimum size.

[Claim 14] The indicator of each run of a refinement MENTO bit and the number of a multiplier which should be skipped are an approach according to claim 1 held as an integer.

[Claim 15] An integer is an approach according to claim 14 expressed with the integer of the minimum size.

[Claim 16] A means to perform significant propagation pass about the group of a multiplier, A means to create the DS which shows the location of the multiplier within the group of the multiplier which should be processed with consecutive pass, It has a means to perform refinement MENTO subbit plane pass.

Refinement MENTO subbit plane pass A means to access DS in order to acquire the information which identifies the multiplier which should be skipped in the case of processing of refinement MENTO subbit plane pass, A means to access

the memory which holds the group of a multiplier using the acquired information in order to access only the multiplier identified noting that it was contained in refinement MENTO pass, a means to encode the refinement MENTO bit acquired from memory, and equipment performed as be alike.

[Claim 17] It is equipment according to claim 16 with which two or more refinement MENTO bits are acquired, and a non-refining MENTO bit is disregarded.

[Claim 18] The group of a multiplier is equipment according to claim 16 which constitutes a sign block.

[Claim 19] A means to create the above-mentioned DS is equipment according to claim 16 which has a means to create at least one DS by creating the DS which describes the location of the multiplier of refinement MENTO subbit plane pass to the group of a multiplier.

[Claim 20] It is equipment according to claim 19 with which the 1st DS is created during significant propagation pass for a refinement MENTO bit, and the 2nd DS is created for a clean-up bit.

[Claim 21] DS is equipment containing the indicator of each run of a refinement MENTO bit, and the number of the multiplier which should be skipped within the

group of a multiplier before the run next to a refinement MENTO bit according to claim 19.

[Claim 22] At least for one of the indicator of each run of a refinement MENTO bit, and the numbers of the multiplier which should be skipped, a count 1 is [a symbolic language 000 and a count 2] equipment according to claim 21 with which a symbolic language 001 and a count 3 are expressed by the symbolic language 010, and a count 4 is expressed by a symbolic language 011 and the count 5 with a variable-length sign [like a symbolic language 111111111011] whose count 4096 is like [a symbolic language 1 trillion and a count 6] a symbolic language billion and the following.

[Claim 23] At least one of the indicator of each run of a refinement MENTO bit and the numbers of the multiplier which should be skipped a count 1 -- a symbolic language 0 and a count 2 -- a symbolic language 01 and a count 3 -- a symbolic language 1100 and a count 4 -- a symbolic language 1101_0 and a count 5 -- a symbolic language 1101_1 and a count 6 -- a symbolic language 1110_0000 and a count 7 -- a symbolic language 1110_0001 -- similarly A count 21 a symbolic language 1110_1111 and a count 22 a symbolic language 1111_0000_0000_0000 and a count 23 like a symbolic language

1111_0000_0000_0001 and the following A count 4096 is equipment according to claim 21 expressed with a variable-length sign like a symbolic language 1111_1111_1110_1010.

[Claim 24] At least one of the indicator of each run of a refinement MENTO bit and the numbers of the multiplier which should be skipped A count 1 the symbolic language 0 of gamma1 format, the symbolic language 0 of gamma format, and a count 2 The symbolic language 10_0 of gamma1 format, the symbolic language 100 of gamma format, and a count 3 The symbolic language 10_1 of gamma1 format, the symbolic language 110 of gamma format, and a count 4 The symbolic language 110_00 of gamma1 format, the symbolic language 10100 of gamma format, and a count 5 The symbolic language 110_01 of gamma1 format, the symbolic language 10110 of gamma format, and a count 6 The symbolic language 110_10 of gamma1 format, the symbolic language 11100 of gamma format, and a count 7 The symbolic language 110_11 of gamma1 format, the symbolic language 11110 of gamma format, and a count 8 The symbolic language 1110_000 of gamma1 format, the symbolic language 1010100 of gamma format, and a count 9 Like the symbolic language 1110_001 of gamma1 format, the symbolic language 1010110 of gamma format, and the

following, a count 15 The symbolic language 1110_111 of gamma1 format, the symbolic language 1111110 of gamma format, and a count 16 The symbolic language 11110_0000 of gamma1 format, the symbolic language 101010100 of gamma format, and a count 32 The symbolic language 111110_00000 of gamma1 format, the symbolic language 10101010100 of gamma format, and a count 64 The symbolic language 111110_000000 of gamma1 format, the symbolic language 1010101010100 of gamma format, and a count 128 The symbolic language 11111110_0000000 of gamma1 format, the symbolic language 101010101010100 of gamma format, and a count 256 The symbolic language 111111110_00000000 of gamma1 format, the symbolic language 10101010101010100 of gamma format, and a count 512 The symbolic language 1111111110_000000000 of gamma1 format, the symbolic language 1010101010101010100 of gamma format, and a count 1024 Symbolic-language 1010101010101010101 00 of the symbolic language 11111111110_000000000 of gamma1 format and gamma format and a count 2048 Symbolic-language 1010101010101010101 0100 of the symbolic language 111111111110_0000000000 of gamma1 format and gamma format and a count 4096 symbolic-language 1010101010101010101 010100 of the symbolic

language 111111111110_0000000000 of gamma1 format, and gamma format, and ** -- the equipment according to claim 21 expressed with a gamma sign [like].

[Claim 25] The function to perform significant propagation pass about the group of a multiplier, The function which creates the DS which shows the location of the multiplier within the group of the multiplier which should be processed with consecutive pass, DS is accessed in order to acquire the information which identifies the multiplier which should be skipped in the case of processing of refinement MENTO subbit plane pass. In order to access only the multiplier identified noting that it was contained in refinement MENTO pass, The program for making a computer realize the function to perform refinement MENTO subbit plane pass by accessing the memory holding the group of a multiplier using the acquired information, and encoding the refinement MENTO bit acquired from memory.

[Claim 26] The procedure of performing significant propagation pass about the group of a multiplier, The procedure which creates the DS which shows the location of the multiplier within the group of the multiplier which should be processed with consecutive pass, It has the procedure of performing clean-up

subbit plane pass. Clean-up subbit plane pass The procedure which accesses DS in order to acquire the information which identifies the multiplier which should be skipped in the case of processing of clean-up subbit plane pass, The procedure which accesses the memory which holds the group of a multiplier using the acquired information in order to access only the multiplier identified noting that it was contained in clean-up pass, the procedure which encodes the clean-up bit acquired from memory, and the approach performed as be alike.

[Claim 27] It is the approach according to claim 26 by which two or more clean-up bits are acquired, and a non-clean-up bit is disregarded.

[Claim 28] The group of a multiplier is the approach according to claim 26 of constituting a sign block.

[Claim 29] The procedure which creates the above-mentioned DS is the approach according to claim 26 of creating at least one DS by creating the DS which describes the location of the multiplier of clean-up subbit plane pass to the group of a multiplier.

[Claim 30] DS is an approach containing the indicator of each run of a clean-up bit, and the number of the multiplier which should be skipped within the group of a multiplier before the run next to a clean-up bit according to claim 29.

[Claim 31] At least for one of the indicator of each run of a clean-up bit, and the numbers of the multiplier which should be skipped, a count 1 is [a symbolic language 000 and a count 2] an approach according to claim 30 by which a symbolic language 001 and a count 3 are expressed by the symbolic language 010, and a count 4 is expressed by a symbolic language 011 and the count 5 with a variable-length sign [like a symbolic language 111111111011] whose count 4096 is like [a symbolic language 1 trillion and a count 6] a symbolic language billion and the following.

[Claim 32] At least one of the indicator of each run of a clean-up bit and the numbers of the multiplier which should be skipped a count 1 -- a symbolic language 0 and a count 2 -- a symbolic language 01 and a count 3 -- a symbolic language 1100 and a count 4 -- a symbolic language 1101_0 and a count 5 -- a symbolic language 1101_1 and a count 6 -- a symbolic language 1110_0000 and a count 7 -- a symbolic language 1110_0001 -- similarly A count 21 a symbolic language 1110_1111 and a count 22 a symbolic language 1111_0000_0000_0000 and a count 23 like a symbolic language 1111_0000_0000_0001 and the following A count 4096 is an approach according to claim 30 expressed with a variable-length sign like a symbolic

language 1111_1111_1110_1010.

[Claim 33] At least one of the indicator of each run of a clean-up bit and the numbers of the multiplier which should be skipped A count 1 the symbolic language 0 of gamma1 format, the symbolic language 0 of gamma format, and a count 2 The symbolic language 10_0 of gamma1 format, the symbolic language 100 of gamma format, and a count 3 The symbolic language 10_1 of gamma1 format, the symbolic language 110 of gamma format, and a count 4 The symbolic language 110_00 of gamma1 format, the symbolic language 10100 of gamma format, and a count 5 The symbolic language 110_01 of gamma1 format, the symbolic language 10110 of gamma format, and a count 6 The symbolic language 110_10 of gamma1 format, the symbolic language 11100 of gamma format, and a count 7 The symbolic language 110_11 of gamma1 format, the symbolic language 11110 of gamma format, and a count 8 The symbolic language 1110_000 of gamma1 format, the symbolic language 1010100 of gamma format, and a count 9 Like the symbolic language 1110_001 of gamma1 format, the symbolic language 1010110 of gamma format, and the following, a count 15 The symbolic language 1110_111 of gamma1 format, the symbolic language 1111110 of gamma format, and a count 16 The symbolic language

11110_0000 of gamma1 format, the symbolic language 101010100 of gamma format, and a count 32 The symbolic language 111110_00000 of gamma1 format, the symbolic language 10101010100 of gamma format, and a count 64 The symbolic language 111110_000000 of gamma1 format, the symbolic language 1010101010100 of gamma format, and a count 128 The symbolic language 11111110_0000000 of gamma1 format, the symbolic language 101010101010100 of gamma format, and a count 256 The symbolic language 111111110_00000000 of gamma1 format, the symbolic language 10101010101010100 of gamma format, and a count 512 The symbolic language 1111111110_000000000 of gamma1 format, the symbolic language 1010101010101010100 of gamma format, and a count 1024 Symbolic-language 1010101010101010101 00 of the symbolic language 11111111110_000000000 of gamma1 format and gamma format and a count 2048 Symbolic-language 1010101010101010101 0100 of the symbolic language 1111111111110_0000000000 of gamma1 format and gamma format and a count 4096 symbolic-language 1010101010101010101 010100 of the symbolic language 11111111111110_00000000000 of gamma1 format, and gamma format, and ** -- the approach according to claim 30 expressed with a gamma sign

[like].

[Claim 34] The indicator of each run of a clean-up bit is an approach according to claim 30 expressed with a variable-length sign.

[Claim 35] The number of the multiplier which should be skipped is an approach according to claim 30 expressed with a variable-length sign.

[Claim 36] The indicator of each run of a clean-up bit and the number of a multiplier which should be skipped are an approach according to claim 30 expressed with a variable-length sign.

[Claim 37] The indicator of each run of a clean-up bit is an approach according to claim 30 held as an integer.

[Claim 38] An integer is an approach according to claim 37 expressed with the integer of the minimum size.

[Claim 39] The number of the multiplier which should be skipped is an approach according to claim 30 held as an integer.

[Claim 40] An integer is an approach according to claim 39 expressed with the integer of the minimum size.

[Claim 41] The indicator of each run of a clean-up bit and the number of a multiplier which should be skipped are an approach according to claim 30 held

as an integer.

[Claim 42] An integer is an approach according to claim 41 expressed with the integer of the minimum size.

[Claim 43] The procedure which creates DS is the approach according to claim 26 of creating at least one DS by creating the 1st DS which describes the location of the multiplier of the refinement MENTO subbit plane pass to the group of a multiplier, and the 2nd DS which describes the location of the multiplier of clean-up subbit plane pass ** to the group of a multiplier.

[Claim 44] The group of a multiplier is the approach according to claim 43 of constituting a sign block.

[Claim 45] A means to perform significant propagation pass about the group of a multiplier, A means to create the DS which shows the location of the multiplier within the group of the multiplier which should be processed with consecutive pass, It has a means to perform clean-up subbit plane pass. Clean-up subbit plane pass A means to access DS in order to acquire the information which identifies the multiplier which should be skipped in the case of processing of clean-up subbit plane pass, A means to access the memory which holds the group of a multiplier using the acquired information in order to access only the

multiplier identified noting that it was contained in clean-up pass, a means to encode the clean-up bit acquired from memory, and equipment performed as be alike.

[Claim 46] It is equipment according to claim 45 with which two or more clean-up bits are acquired, and a non-clean-up bit is disregarded.

[Claim 47] The group of a multiplier is equipment according to claim 45 which constitutes a sign block.

[Claim 48] A means to create the above-mentioned DS is equipment according to claim 45 which has a means to create at least one DS by creating the DS which describes the location of the multiplier of clean-up subbit plane pass to the group of a multiplier.

[Claim 49] DS is equipment containing the indicator of each run of a clean-up bit, and the number of the multiplier which should be skipped within the group of a multiplier before the run next to a clean-up bit according to claim 48.

[Claim 50] At least for one of the indicator of each run of a clean-up bit, and the numbers of the multiplier which should be skipped, a count 1 is [a symbolic language 000 and a count 2] equipment according to claim 49 with which a symbolic language 001 and a count 3 are expressed by the symbolic language

010, and a count 4 is expressed by a symbolic language 011 and the count 5 with a variable-length sign [like a symbolic language 111111111011] whose count 4096 is like [a symbolic language 1 trillion and a count 6] a symbolic language billion and the following.

[Claim 51] At least one of the indicator of each run of a clean-up bit and the numbers of the multiplier which should be skipped a count 1 -- a symbolic language 0 and a count 2 -- a symbolic language 01 and a count 3 -- a symbolic language 1100 and a count 4 -- a symbolic language 1101_0 and a count 5 -- a symbolic language 1101_1 and a count 6 -- a symbolic language 1110_0000 and a count 7 -- a symbolic language 1110_0001 -- similarly A count 21 a symbolic language 1110_1111 and a count 22 a symbolic language 1111_0000_0000_0000 and a count 23 like a symbolic language 1111_0000_0000_0001 and the following A count 4096 is equipment according to claim 49 expressed with a variable-length sign like a symbolic language 1111_1111_1110_1010.

[Claim 52] At least one of the indicator of each run of a clean-up bit and the numbers of the multiplier which should be skipped A count 1 the symbolic language 0 of gamma1 format, the symbolic language 0 of gamma format, and a

count 2 The symbolic language 10_0 of gamma1 format, the symbolic language 100 of gamma format, and a count 3 The symbolic language 10_1 of gamma1 format, the symbolic language 110 of gamma format, and a count 4 The symbolic language 110_00 of gamma1 format, the symbolic language 10100 of gamma format, and a count 5 The symbolic language 110_01 of gamma1 format, the symbolic language 10110 of gamma format, and a count 6 The symbolic language 110_10 of gamma1 format, the symbolic language 11100 of gamma format, and a count 7 The symbolic language 110_11 of gamma1 format, the symbolic language 11110 of gamma format, and a count 8 The symbolic language 1110_000 of gamma1 format, the symbolic language 1010100 of gamma format, and a count 9 Like the symbolic language 1110_001 of gamma1 format, the symbolic language 1010110 of gamma format, and the following, a count 15 The symbolic language 1110_111 of gamma1 format, the symbolic language 1111110 of gamma format, and a count 16 The symbolic language 11110_0000 of gamma1 format, the symbolic language 101010100 of gamma format, and a count 32 The symbolic language 111110_00000 of gamma1 format, the symbolic language 10101010100 of gamma format, and a count 64 The symbolic language 111110_000000 of gamma1 format, the symbolic

language 1010101010100 of gamma format, and a count 128 The symbolic language 11111110_0000000 of gamma1 format, the symbolic language 101010101010100 of gamma format, and a count 256 The symbolic language 11111110_00000000 of gamma1 format, the symbolic language 10101010101010100 of gamma format, and a count 512 The symbolic language 111111110_000000000 of gamma1 format, the symbolic language 1010101010101010100 of gamma format, and a count 1024 Symbolic-language 10101010101010101 00 of the symbolic language 1111111110_000000000 of gamma1 format and gamma format and a count 2048 Symbolic-language 10101010101010101 0100 of the symbolic language 11111111110_0000000000 of gamma1 format and gamma format and a count 4096 symbolic-language 10101010101010101 010100 of the symbolic language 111111111110_00000000000 of gamma1 format, and gamma format, and ** -- the equipment according to claim 49 expressed with a gamma sign [like].

[Claim 53] The indicator of each run of a clean-up bit is an approach according to claim 49 expressed with a variable-length sign.

[Claim 54] The number of the multiplier which should be skipped is an approach

according to claim 49 expressed with a variable-length sign.

[Claim 55] The indicator of each run of a clean-up bit and the number of a multiplier which should be skipped are an approach according to claim 49 expressed with a variable-length sign.

[Claim 56] The function to perform significant propagation pass about the group of a multiplier, The function which creates the DS which shows the location of the multiplier within the group of the multiplier which should be processed with consecutive pass, In order to access only the multiplier identified noting that DS was accessed and it was contained in clean-up pass, in order to acquire the information which identifies the multiplier which should be skipped in the case of processing of clean-up subbit plane pass, The program for making a computer realize the function to perform clean-up subbit plane pass by accessing the memory holding the group of a multiplier using the acquired information, and encoding the clean-up bit acquired from memory.

[Claim 57] The refinement MENTO bit run count which specifies the size of a run of a refinement MENTO bit, The refinement MENTO bit skip count which specifies the number of the multiplier which should be skipped between the runs of a refinement MENTO bit, The clean-up bit run count which specifies the size

of a run of a clean-up bit, And the clean-up bit skip count which specifies the number of the multiplier which should be skipped between the runs of a clean-up bit is held. The procedure of directing the location of the multiplier within the group of the multiplier which should be processed between refinement MENTO pass or clean-up pass and that a context model reads at least one DS, How to have the procedure in which a context model accesses memory based on the information within at least one DS.

[Claim 58] Memory and the context model connected to memory are provided. A context model The refinement MENTO bit run count which specifies the size of a run of a refinement MENTO bit, The refinement MENTO bit skip count which specifies the number of the multiplier which should be skipped between the runs of a refinement MENTO bit, The clean-up bit run count which specifies the size of a run of a clean-up bit, And the clean-up bit skip count which specifies the number of the multiplier which should be skipped between the runs of a clean-up bit is held. Direct the location of the multiplier within the group of the multiplier which should be processed between refinement MENTO pass or clean-up pass. It is the decoder with which at least one DS is read and a context model accesses memory based on the information within at least one DS.

[Claim 59] In order to acquire the information which identifies the multiplier which should be skipped in the case of processing of refinement MENTO subbit plane pass, In order to access only the procedure which accesses the DS which shows the location of the multiplier within the group of the multiplier which should be processed with consecutive pass, and the multiplier identified noting that it was contained in refinement MENTO pass, How to have the procedure which accesses the memory holding the group of a multiplier using the acquired information, and the procedure which encodes the refinement MENTO bit acquired from memory.

[Claim 60] The method according to claim 59 of having further the procedure of performing significant propagation pass by encoding the multiplier of significant propagation pass while creating the above-mentioned DS.

[Claim 61] In order to acquire the information which identifies the multiplier which should be skipped in the case of processing of refinement MENTO subbit plane pass, In order to access only a means to access the DS which shows the location of the multiplier within the group of the multiplier which should be processed with consecutive pass, and the multiplier identified noting that it was contained in refinement MENTO pass, Equipment which has a means to access

the memory holding the group of a multiplier using the acquired information, and a means to encode the refinement MENTO bit acquired from memory.

[Claim 62] Equipment according to claim 59 which has further a means to perform significant propagation pass including a means to encode the multiplier of significant propagation pass while creating the above-mentioned DS.

[Claim 63] In order to acquire the information which identifies the multiplier which should be skipped in the case of processing of clean-up subbit plane pass, In order to access only the procedure which accesses the DS which shows the location of the multiplier within the group of the multiplier which should be processed with consecutive pass, and the multiplier identified noting that it was contained in clean-up pass, How to have the procedure which accesses the memory holding the group of a multiplier using the acquired information, and the procedure which encodes the clean-up bit acquired from memory.

[Claim 64] The method according to claim 63 of having further the procedure of performing significant propagation pass by encoding the multiplier of significant propagation pass while creating the above-mentioned DS.

[Claim 65] Equipment which decrypts the information possessing the memory which has the 1st part holding a run count, the 2nd part holding a skip count, and

the 3rd part that separates the 1st part and 2nd part, and the decoder which decrypts the run count and the skip count which were connected to the above-mentioned memory and were simultaneously gained from the above-mentioned memory.

[Claim 66] The 3rd part of the above-mentioned memory is equipment containing the part for which the memory between the 1st part of the above and the 2nd part of the above is not used according to claim 65.

[Claim 67] The part for which the above-mentioned memory is not used is equipment according to claim 66 which adjoins the 1st part of the above, and the 2nd part of the above.

[Claim 68] Are the approach of performing significant propagation pass and the information processed according to the significant condition information over a field Significant propagation pass, refinement MENTO pass, The procedure to judge and the sub field in a field whether it belongs to clean-up pass Or significant propagation pass, refinement MENTO pass, Or while discriminating the run count and skip count to refinement MENTO pass and clean-up pass from the procedure which asserts the signal showing whether it has the multiplier of clean-up pass How to have the procedure of processing the bit of the multiplier

authorized as a thing on the bit and clean-up pass of a multiplier which were authorized as the procedure which encodes the bit of the multiplier of significant propagation pass, and a thing on refinement MENTO pass.

[Claim 69] The method according to claim 68 of a precedence bit being a significant propagation bit, and having further the procedure which starts the new run to either refinement MENTO pass or clean-up pass, when a current bit is not a significant propagation bit.

[Claim 70] The method according to claim 69 of having further the procedure of adjusting the index to the table within the DS holding run count information and skip count information to a new entry, and the procedure which initializes a new entry to the condition of expressing initiation of a new run.

[Claim 71] The procedure which initializes a new entry is the approach according to claim 70 of initializing a skip flag to zero and initializing a run indicator to a certain value.

[Claim 72] Each sub field is an approach according to claim 68 constituted by 4x4 fields.

[Claim 73] The method according to claim 68 of having further the procedure which counts the number of a significant multiplier in each sub field.

[Claim 74] The method according to claim 68 of having further the procedure of processing all the bits in each sub field as refinement MENTO, when a count is in agreement with the size of each sub field.

[Claim 75] The approach according to claim 68 a count has further the procedure of processing all the bits in each sub field as clean-up when significant near does not exist in accordance with zero.

[Claim 76] Are equipment which performs significant propagation pass and the information processed according to the significant condition information over a field Significant propagation pass, refinement MENTO pass, A means to judge, and the sub field in a field whether it belongs to clean-up pass Or significant propagation pass, refinement MENTO pass, Or while discriminating the run count and skip count to refinement MENTO pass and clean-up pass from a means to assert the signal showing whether it has the multiplier of clean-up pass Equipment which has a means to process the bit of the multiplier authorized as a thing on the bit and clean-up pass of a multiplier which were authorized as a means to encode the bit of the multiplier of significant propagation pass, and a thing on refinement MENTO pass.

[Claim 77] Equipment according to claim 76 which a precedence bit is a

significant propagation bit, and has further a means to start the new run to either refinement MENTO pass or clean-up pass when a current bit is not a significant propagation bit.

[Claim 78] Equipment according to claim 77 which has further a means to adjust the index to the table within the DS holding run count information and skip count information to a new entry, and a means to initialize a new entry to the condition of expressing initiation of a new run.

[Claim 79] A means to initialize a new entry is equipment according to claim 78 which initializes a skip flag to zero and initializes a run indicator to a certain value.

[Claim 80] Each sub field is equipment according to claim 76 constituted by 4x4 fields.

[Claim 81] Equipment according to claim 76 which has further a means to count the number of a significant multiplier in each sub field.

[Claim 82] Equipment according to claim 76 which has further a means to process all the bits in each sub field as refinement MENTO when a count is in agreement with the size of each sub field.

[Claim 83] Equipment according to claim 76 with which a count has further a means to process all the bits in each sub field as clean-up when significant near

does not exist in accordance with zero.

[Claim 84] The input which is equipment which performs significant propagation pass and receives the significant condition information over the 1st field of the 1st predetermined size, In a list [whether the pass relevant to each multiplier in the 2nd field of the 2nd predetermined size is significant propagation pass or it is refinement MENTO pass, and] Or the decision pass unit possessing the group of the 1st output indicator in which it is shown whether it is clean-up pass, The processing unit possessing the input connected to the output indicator, the next non-refining MENTO bit output, the next non-clean-up bit output, and a current pass indicator output, Connect with an output from a processing unit and it responds to an output from the above-mentioned processing unit. The control unit which generates the indicator, the refinement MENTO run indicator, the next refinement MENTO skip flag, and next significant propagation indicator of an index to refinement MENTO bit-data structure, and equipment with which ** was prepared.

[Claim 85] The above-mentioned processing unit the count showing the group of the 1st output indicator, and the current multiplier of the 2nd field currently processed Reception, The selection unit with which the group of the 2nd [to a

current multiplier] output indicator is provided, and only one output indicator in the group of the 2nd output indicator is asserted to the current multiplier, The refinement MENTO pass indicator and clean-up pass indicator, and count from a decision pass unit Reception, By carrying out the mask of the bit of the refinement MENTO pass indicator relevant to the multiplier in the 2nd already processed field, and a clean-up pass indicator The mask unit which has the pair of the output expressing a mask mold refinement MENTO pass indicator and a mask mold clean-up pass indicator, The input which receives a mask mold refinement MENTO pass indicator and a mask mold clean-up pass indicator is provided. Equipment according to claim 84 which has a priority encoder possessing the pair of the output expressing the next non-refining MENTO bit position to significant propagation pass, and the next non-clean-up bit position.

[Claim 86] A control unit is equipment according to claim 84 which answers an output from a processing unit and generates the indicator, the next clean-up run indicator, and next clean-up skip flag of an index to clean-up bit-data structure.

[Claim 87] It is equipment according to claim 84 by which a multiplier is processed with significant propagation pass when a current bit belongs to significant propagation pass.

[Claim 88] Equipment according to claim 84 by which K bits which are in agreement with K which is the run length of refinement MENTO pass when a current bit belongs to refinement MENTO pass are processed with refinement MENTO pass.

[Claim 89] Equipment according to claim 86 by which K bits which are in agreement with K which is the run length of clean-up pass when a current bit belongs to clean-up pass are processed with clean-up pass.

[Claim 90] It is equipment according to claim 84 which a control unit sets up the refinement MENTO run indicator which is in agreement with a run length, and sets up a refinement MENTO skip flag so that the purport to which a skip of the multiplier in the 2nd field should not be carried out based on a current multiplier may be directed when the following non-refining MENTO bit should be processed later in time than a current multiplier.

[Claim 91] A control unit is equipment according to claim 90 which sets up the next index indicator of refinement MENTO so that the purport to which the index to the DS holding the run count and skip count which direct the location of the refinement MENTO bit within a sign block should be made to increase may be directed.

[Claim 92] When the following non-refining MENTO bit should be processed later in time than a current multiplier, a control unit The refinement MENTO run indicator which is in agreement with a run length is set up. A skip of the multiplier in the 2nd field A refinement MENTO skip flag is set up so that the purport which should not be performed based on a current multiplier may be directed. Further a control unit The next index indicator of refinement MENTO is set up so that the purport to which the index to the DS holding the run count and skip count which direct the location of the refinement MENTO bit within a sign block should be made to increase may be directed. Further a control unit The clean-up run indicator which directs the purport in which the current run of a clean-up bit has not appeared is set up. Equipment according to claim 86 which sets up the clean-up skip flag which is in agreement with the value which deducted the number equal to the location of the current multiplier in the 2nd field from the next non-refining MENTO bit position.

[Claim 93] A control unit is equipment according to claim 92 which sets up the next index indicator of clean-up so that the purport which should not change the index to the DS holding the run count and skip count which direct the location of the clean-up bit within a sign block may be directed.

[Claim 94] A significant propagation index is equipment according to claim 93 set up so that the purport by which a current multiplier does not belong to significant propagation pass may be shown.

[Claim 95] It is equipment according to claim 86 which a control unit sets up the clean-up run indicator which is in agreement with a run length, and sets up a clean-up skip flag so that the purport to which a skip of the multiplier in the 2nd field should not be carried out based on a current multiplier may be directed when the following non-clean-up bit should be processed later in time than a current multiplier.

[Claim 96] A control unit is equipment according to claim 95 which sets up the next index indicator of clean-up so that the purport to which the index to the DS holding the run count and skip count which direct the location of the clean-up bit within a sign block should be made to increase may be directed.

[Claim 97] A control unit is equipment according to claim 96 which sets up the clean-up run indicator which directs further the purport in which the current run of a clean-up bit has not appeared, and sets up the clean-up skip flag which is in agreement with the value which deducted the number equal to the location of the current multiplier in the 2nd field from the next non-refining MENTO bit position.

[Claim 98] A control unit is equipment according to claim 97 which sets up the next index indicator of clean-up so that the purport to which the index to the DS holding the run count and skip count which direct the location of the clean-up bit within a sign block should not be changed may be directed.

[Claim 99] A significant propagation index is equipment according to claim 98 set up so that the purport by which a current multiplier does not belong to significant propagation pass may be shown.

[Claim 100] A decision pass unit is equipment according to claim 84 which inspects a predetermined number per piece of $N \times M$ regions for every multiplier processed when N and M express an integer.

[Claim 101] $N \times M$ region is equipment according to claim 100 constituted by 3×3 fields.

[Claim 102] The predetermined number of $N \times M$ regions is equipment according to claim 100 whose number is 16.

[Claim 103] For each output indicator of significant propagation pass, refinement MENTO pass, and clean-up pass, the group of the 1st output indicator is equipment according to claim 86 which is 16-bit width of face including the output indicator of significant propagation pass, refinement MENTO pass, and

clean-up pass.

[Claim 104] Each output indicator of significant propagation pass, refinement MENTO pass, and clean-up pass is equipment according to claim 86 with which it has 1 bit corresponding to the multiplier of the 2nd field, and only the only bit in it is asserted in each cycle.

[Claim 105] A mask unit is equipment according to claim 86 which carries out the mask of the signal line of each indicator of the refinement MENTO pass corresponding to the already processed multiplier, and clean-up pass.

[Claim 106] A priority encoder is equipment containing the priority encoder for null detection according to claim 85.

DETAILED DESCRIPTION

[Detailed Description of the Invention]

[0001]

[Field of the Invention] This invention relates to the technique of compression and extension, and relates to the context model skipping technique and memory access technique based on a run skip count especially.

[0002]

[Description of the Prior Art] A data compression is a very effective tool for storing and transmitting the data of a large quantity. For example, the time amount required in order to transmit an image like the facsimile transmission of a document will be dramatically reduced, if compression is used in order to decrease the number of bits required in order to show an image.

[0003] Various data compression techniques are known for the conventional technique. Compression technology is divided roughly into two categories, coding with a loss and coding without a loss. Coding which produces loss of information perfect reconstruction of original data is not guaranteed to be included in coding with a loss. The target of lossy compression is carried out so that modification to original data may not become obstructive or it cannot detect. It is compressing data in lossless compression, to hold all information and to be able to perform perfect reconstruction.

[0004] In lossless compression, an input symbol or data on the strength is changed into an output symbolic language. An input contains an image, an audio, 1-dimensional data (for example, data which change spatially), two-dimensional data (for example, data which change by the spatial 2-way), or many dimensions / multiplex spectrum data. When compression is successful, a symbolic language is expressed in bits fewer than the number of bits in the "Normal" expression of an input signal (or data on the strength). The coding approach without a loss includes the encoding method (for example, Lempel-Ziv law) like a dictionary, a run-length-coding method, the ENYUMERATIBU (enumerative) encoding method, and an entropy-code-modulation method. In the case of

picture compression without a loss, compression is due to prediction, or a context and coding. The standard [for JBIG] one for facsimile compression and DPCM for continuous tone images (one option in a differential-pulse-code-modulation-JPEG criterion) are the examples of the lossless compression for images. In lossy compression, an input symbol or data on the strength is quantized before changing into an output symbolic language. It has the intention of quantization so that the property of relevant data may be saved, while removing the property which is not important. Conversion is often used for the compression system which has loss before quantization in order to perform energy concentration. JPEG is an example of the coding approach with loss for image data.

[0005] Invertible transformation (wavelet transform, component conversion) is used for compression of both lossy compression and lossless compression. Irreversible conversion (wavelet, a component, discrete cosine) is used only for lossy compression.

[0006] A new JPEG 2000 decryption criterion uses conversion, and offers the new coding system for images, and a sign stream convention. Although JPEG 2000 criterion is a decryption criterion and the form which should have a decoder

is defined, especially this definition restrains the encoder without a loss for compression. Each image is divided into a rectangle tile under JPEG 2000 criterion. A tile component is generated by the tiling of an image when two or more tiles exist. An image contains many components. For example, a color picture has a component, which are red, green, and blue. A tile component is extracted or decrypted independently of mutual.

[0007] A tile component is disassembled into one or more different decomposition level after the tiling of an image using wavelet transform. Such decomposition level holds the subband of a large number which it had by the multiplier which describes the horizontal and spatial frequency characteristics of a original tile component. A multiplier gives not the whole image but the frequency information about a partial field. That is, a sample with a small number of single multiplier is described thoroughly. Decomposition level is related with the following decomposition level for the spatial scale factor 2 so that the horizontal resolution and vertical resolution of decomposition level which the subband followed may become abbreviation half [of front decomposition level].

[0008] Although the multiplier of a sample and the same number exists, it is tended to concentrate the content of information only on some multipliers. By

quantization, the numerical precision of many multipliers decreases with installation of a low distortion (quantization noise) to unbalance. The additional processing by the entropy encoder decreases the number of bits demanded in order to express these quantized multipliers, and is decreased more remarkably than a subject-copy image depending on the case.

[0009] The subband according to individual of tile MPONENTO is further divided into a sign block. Grouping of the sign block is carried out to an area. The rectangle-like array of these multipliers may be extracted independently. Entropy code modulation of the bit plane according to individual of the multiplier under sign block is carried out with the coding pass of a three-stage. Each coding pass of the three-stages collects the context (context) information about bit plane compression image data.

[0010] The group division of the bit stream compression image data generated from these coding pass is carried out at a layer. A layer is a group division of the arbitration of the coding pass which continued from the sign block. Although layer-ization is rich in flexibility, it is a premise that each continuous layer contributes to the image of high quality more. each -- resolving power -- the sign block of the subband multiplier in level is divided into the rectangle field called an

area (precincts).

[0011] A packet is the base unit of a compression sign stream. a packet -- one resolving power of one tile component -- the compression image data from one prediction layer of level is included. These packets are arranged in the sequence defined into the sign stream.

[0012] The sign stream relevant to a tile is constituted by the packet, and is put in order by one or more tile parts. A tile partial header is constituted by a marker and a marker segment, or the sequence of a tag, and holds the information about various structure and coding styles required in order to find, extract, decode and reconstruct the location of all tile components. The main header constituted by the marker and the marker segment is at the head of all sign streams, and the main header offers information similar to the information list about a subject-copy image.

[0013] A sign stream is summarized to a file format in optional so that application can interpret the semantics of an image, and the semantics of the information on others about an image. This file format holds data other than a sign stream.

[0014] A decryption of a JPEG 2000 sign stream is performed by reversing the sequence of a coding procedure. The block diagram of a JPEG 2000 standard

coding system which acts on a compression image data sign stream is shown in drawing 1 . With reference to drawing 1 , first, a bit stream is received by the data sequencing block 101, and the data sequencing block 101 carries out the re-group division of a layer and the subband multiplier. The multiplier about the bit plane compression image data which was encoded before and which was given from the bit modeling block 103 and the context information from the internal state of the bit modeling block 103 are used for the algebraic-sign machine 102, and it decrypts a compression bit stream.

[0015] Next, a sign stream is quantized by the quantization block 104, and the quantization block 104 quantizes based on the improvement processing (ROI) in field selection image quality as shown by the ROI (improvement in field selection image quality) block 105. Reverse wavelet / space conversion is applied to a multiplier by the conversion block 106 after quantization, and DC level shift and the alternative component conversion block 107 continue after that. Thereby, a playback image is generated.

[0016]

[Problem(s) to be Solved by the Invention] This invention aims information the approach list encoded and decrypted at offer of equipment.

[0017]

[Means for Solving the Problem] In one example, the equipment of this invention contains memory and decryption hardware. Memory accumulates a run count and/or a skip count, and decryption hardware decrypts a run count and/or the skip count acquired from memory during the decryption.

[0018] This invention will fully be understood by referring to a publication and accompanying drawing of the following examples. However, a publication and accompanying drawing of an example do not limit this invention to a specific example, and mean explanation and a break through of this invention.

[0019]

[Embodiment of the Invention] The technique of performing coding is explained. The technique of performing coding is used in order to realize JPEG 2000 criterion and to operate the description set, or in order to add to the description set. Namely, ITU-T Rec.T.800|ISO/IEC FDIS 15444 quoted as JPEG 2000 criterion for reference: Core Coding System (core coding system) which is the information technology-JPEG 2000 image coding system indicated by 2000 JPEG Image Coding System leaves an introductory person the range of much selections. In software, hardware, and/or firmware, the object of the technique

indicated by the above-mentioned reference is the thing using the range of selection of JPEG 2000 in order to realize a high speed, a low price, small memory space, and/or a means with abundant engine performance.

[0020] Below, much details are explained so that this invention can understand thoroughly. However, probably, it will be clear to this contractor to carry out without this invention using these specific details. It is shown by in the form of the block diagram instead of detail drawing in order, as for a well-known configuration and equipment, to avoid that the essence of this invention becomes unclear in the case of others. Furthermore, it realizes using a well-known means, or the block, the logic, or the function which is not indicated by the detail is easily realized by this contractor using hardware, well-known software, and/or well-known firmware. It is necessary to notice some of techniques and means about being described using a pseudocode. However, this does not necessarily mean that some of these techniques and means are realized only by software, and rather, such a publication is often chosen, in order to explain briefly the function of the item which this contractor will understand easily.

[0021] A part of following detailed explanation is shown using the algorithm of an

operation and notation-expression to the data bit in a computer memory. These algorithm-description and expressions are means to use it in order that this contractor of the field of a data-processing technique may tell this contractor of the field his achievements most efficiently. Here, it is thought that an algorithm is generally the sequence of the consistent procedure which draws the result of a request. These procedures are procedures which need practical actuation of physical quantity. Usually, although it is not necessarily indispensable, such physical quantity is obtained in the form of storage, a transfer, composition, a comparison, the electrical signal that can be operated, or a magnetic signal. Mainly since it is general direction for use, these signals are understood that it is convenient to specify with a bit, a value, an element, a symbol, an alphabetic character, a term, a number, etc. by the way.

[0022] However, these vocabulary and synonyms are only the expedient labels that were related with suitable physical quantity and given to physical quantity. clear from the following explanation, unless it refuses especially -- as -- "processing", "computing", "count", and "decision" -- or The description using vocabulary like "a display" is what shows actuation and processing of a computer system or a similar electronic computing device. The data expressed

as an amount of physics (electron) within the register of a computer system and memory are operated. Similarly The memory or the register of a computer system, Or it changes into other data expressed as physical quantity within other information storage devices, information-transmission equipment, or an information display.

[0023] This invention relates to the equipment which performs actuation explained below. Especially this equipment contains the general purpose computer reconfigured using the computer program which was constituted according to the demanded application, operated selectively, or was memorized by the computer. Although such a computer program is memorized by the storage which was connected to a computer system bus like a disk, a read-only memory (ROM), random access memory (RAM), EPROM, EEPROM, the MAG or optical card of a type of the arbitration containing a flexible disk, an optical disk, CD-ROM, a magneto-optic disk, etc., and the medium of the type of arbitration which was suitable in order to memorize an electronic instruction and in which computer reading is possible, it is not restricted to these instantiation-storages.

[0024] The algorithm and display which are explained here were not essentially

related with a specific computer or other equipments. Various general-purpose systems are used with the program according to the matter taught here. Or it may be more convenient to constitute the equipment dedication-ized more, in order to perform the procedure of the demanded approach. The configuration demanded from these various systems becomes clear from the following publications. Furthermore, this invention is not explained based on specific programming language. It will be admitted that various programming language can be used in order to realize the instruction matter of this invention which is explained below.

[0025] The medium in which machine reading is possible includes the mechanism of the arbitration which memorizes or transmits information with a machine (for example, computer) in the format which can be read. For example, the medium in which machine reading is possible includes a read-only memory (ROM), random access memory (RAM), a magnetic-disk storage, an optical storage, flash memory equipment, and electric, optical, acoustical or the propagation signals of other formats (for example, a subcarrier, an infrared signal, a digital signal, etc.).

[0026] [Outline] Drawing 29 is the block diagram of one example of an encoder.

With reference to drawing 29 , the data interface (I/F) 2901 is connected in order to receive the data which should be encoded, or the data which should be outputted after a decryption. It connects with the data interface 2901 and the DC level shifter 2902 performs DC level shift during coding and a decryption. It connects with the DC level shifter 2902, and the wavelet transform machine 2903 performs order wavelet transform or reverse wavelet transform depending on the direction of a processing flow. In one example, the wavelet transform machine 2903 performs 5, 3-reversible wavelet transform and 5, and 3-irreversible wavelet transform, and disassembles an image into 2 thru/or 5 level. In case it connects with the wavelet transform machine 2903 and a line buffer 2904 performs wavelet transform, it supplies data to the wavelet transform machine 2903.

[0027] It connects with the wavelet transform machine 2903, and the formation of a scalar quantity child / reverse quantization block 2905 performs scalar quantity child-ization. In one example, scalar quantity child-ization is used only for 5 and 3-wavelet transform. It connects with the scalar quantity child-ized block 2905, and PURIKODA 2906 performs PURIKODINGU. In one example, PURIKODA 2906 changes a multiplier into a scale with a sign (magnitude) from

a two's complement (in a decryption, it transforms inversely). PURIKODA determines a zero bit plane. The work-piece memory A and the work-piece memory B are connected to PURIKODA 2906 with the packet header treater 2907. The interface to the work-piece memory A and the work-piece memory B, and the packet header treater 2907 is connected also to bit modeling MQ encoder 29081-N. Each MQ encoder 29081-N is connected to sign memory 2911N of the individual exception holding coded data (JPEG the vocabulary of 2000 compressed data). The coded data from sign memory and the packet header from the packet header treater 2907 are outputted as coded data. This is JPEG 2000 bit stream. Additional functional block (not shown) is used for creation/read-out of the main header and a tile section header. A bit stream and a header form a JPEG 2000 sign stream.

[0028] [context model DS including the skip to a subbit plane] -- in JPEG 2000, each multiplier is encoded to the bit plane of the multiplier which are not all zero in first stage to a lower bit from the most significant bit (MSB) -- beginning -- by one of significant propagation and refinement MENTO and three subbit plane pass of clean-up. An example of the 8x8 sign block with which the subbit plane pass of one bit plane was identified is shown in drawing 2 A for every multiplier.

When drawing 2 A is referred to, SP expresses significant propagation pass, R expresses refinement MENTO pass, and C expresses clean-up pass. The characteristics 0-63 in drawing 2 A show sign block scan sequence. Thus, scan sequence continues and repeats actuation of returning downward at four multipliers, next the top line, to the whole sign block. After the scan of the whole sign block is completed next, from the 5th multiplier of each train, a scan continues downward throughout the remaining sign block, and is continued.

[0029] In the typical example of implementation, the whole block of a multiplier is read every 1 time [a total of 3] for every coding pass of a bit plane. This technique explains how to read the whole multiplier block to the significant propagation pass of each bit plane, and read only the multiplier actually needed to refinement MENTO pass and clean-up pass.

[0030] In the left-hand side of each cel of drawing 2 A, a continuous line shows the multiplier of refinement MENTO subbit plane pass, and a dotted line expresses the multiplier skipped with refinement MENTO subbit plane pass. The continuous line on the right-hand side of each cel of drawing 2 A shows the multiplier to clean-up subbit plane pass. A multiplier will be processed if pass is identified for every multiplier.

[0031] DS is built during significant propagation pass using the below-mentioned processing. Since this DS reduces the count of access to memory, it is used with a context model by it. What is necessary is to inspect for every cel in order to judge which pass the pass with which information belongs is, and to access a context model only once to having skipped the cel by using this DS, at memory. Furthermore, this DS makes it possible to access simultaneously to many locations like [in case only 4 bits for example, of clean-up bits are encoded simultaneously].

[0032] A table 1 and a table 2 describe the location of the location of the multiplier in refinement MENTO subbit plane pass, and the multiplier in clean-up subbit plane pass, respectively. The run count of the number of the multiplier in subbit plane pass and the skip count of the number of the consecutiveness multiplier contained in different pass are shown for every index. Such DS makes it possible to encode subbit plane pass efficiently. Therefore, it enables it to skip the multiplier in other pass.

[0033]

[A table 1]

表 1
リファインメントビット用データ構造

インデックス	ラン	スキップ
0	0	1
1	2	8
2	1	3
3	1	48

[0034]

[A table 2]

This processing is performed by hardware, software, or processing logic including both combination. In one example, DS is created and this processing logic that uses DS is prepared in bit MODERUNGU MQ encoder 29081-N of drawing 29 . In order to create such DS during processing, DS is initialized first.

[0035]

ri=0 // index for refinement MENTO ci=0 // index for clean-up r_run[ri] =0 // run count for refinement MENTO r_skip[ri] =0 // skip count for refinement MENTO

c_run[ci] =0 // run count for clean-up c_skip[ci] =0 // skip count for clean-up

state=INITIAL // condition state is INITIAL, SIG_PROP, REFINE, or CLEANUP.

[0036] A state variable is used in order to distinguish initiation and the center of activation (run). A state variable shows the coding pass for front multipliers.

When a current multiplier is the same, the size of a run or a skip increases, and a new run is started when it differs. Each multiplier of a sign block is taken into consideration in order of a sign block scan, in order to generate a separate count.

[0037]

For y1=0 to maximum-for-y1 step 4 for x=0 to maximum-for-x step 1 for y2=0 to maximum-for-y2 step 1 In the process coefficient[x, y1+y2] above-mentioned code, the maximum of y1 is the greatest integral multiple of 4 smaller than the height ("(height-1) &-3") of a sign block. The maximum of x is "width-1" of a sign block. The maximum of y2 is the smaller one of 3 and "height-y 1-1." One example of the procedure which processes each multiplier is as follows.

[0038]

A multiplier sets to a front bit plane. if Significant then if then whose state is not REFINE ri=ri +1 r_run[ri] =1 r_skip[ri] =0 state=REFINE else r_run[ri] =r_run [ri] +1 c_skip[ci] =c_skip [ci] +1 else if then significant near the multiplier (significant

sign the multiplier was predicted to be)

```
r_skip[ri] =r_skip [ri] +1 c_skip[ci] =c_skip [ci] +1 state=SIG_PROP else then  
whose state is not CLENUP ci=i +1 c_run{ci}=1 c_skip[ci] =0 state=CLEANUP  
else c_run [ci] =c_run[ci]+1 r_skip[ri] =r_skip[ri] +1-//.
```

[0039] As a result of applying this procedure, the total multiplier of significant propagation pass is encoded and the DS over a refinement MENTO bit and a clean-up bit is created.

[0040] A run count can be prevented from returning exceeding a line if needed.

One example of the processing for preventing the wrap around of this line is indicated by the following pseudocodes. Thereby, it becomes possible to deal with a boundary very simply.

[0041]

[0042] In the case of software, it is most convenient to hold a run value and a skip value as integers (the case of a 32-bit computer 32 etc. bits etc.). The worst case is the run of the die length 1 started by the run of die length 0. In JPEG 2000, the multiplier of a sign block is restricted to 4096 pieces at the maximum. The width of face and the height of a sign block are also restricted to the multiplier of 1024 pieces at the maximum. when it all comes out and a run count continues throughout the group of a line to 4096 sign blocks of the size of the arbitration of a multiplier, 4097 memory locations are the maximum numbers of the memory location to the memory size. When a run count starts for every group of every four lines to the sign block of 64x64, a $x(4 \times 64 + 1) (64/4) = 4112$ piece memory location is maximum. When a run count starts for every group of every four lines to the sign block of 1024x4, a $x(4 \times 4 + 1) (1024/4) = 4352$ piece memory location is maximum.

[0043] Since the memory of hardware is saved, and the bits of the minimum number of immobilization are a run count and a skip count, it may be used. When the indicator in which it is shown which [of a run count and a skip count] is the first count is shown by signal (for example, 1-bit signal indicator), a run

count is larger than 1 (and the capacity which encodes 0 is not required). When a run count continues to the group of a line (line) to the sign block of the size of arbitration which has the multiplier of 4096 pieces in all, in order to show whether the first count is a run or it is a skip, 1 bit is used and 4096×12 bits is used to 49,153 bit of the whole. When a run count starts for every group of every four lines to a 64×64 sign block, 1 bit is used in order to show whether the first count is a run or it is a skip to each group of every four lines. In this way, the number of bits is $1 \times 64 / 4 + 4096 \times 12 = 49,168$ bit. When a run count starts for every group of four lines to the sign block of 1024×3 , the number of bits is $1 \times 1024 / 4 + 4096 \times 12 = 49,408$ bit.

[0044] Since a count is expressed, one example of a variable-length sign may be used. In a table 3, a small count is expressed in a small number of bit (for example, triplet), and a large count is expressed by many bits (for example, 13 bits). The target of such approach is expressing almost all counts with 1, 2, 3, or 4 so that a comparatively small symbolic language can be used frequently. Only two sizes are used in order to realize more simply. However, three or more sizes may be used and complexity may be increased.

[0045]

[A table 3]

In the case of this sign, when all run lengths are set to 1 (that is, all symbolic languages triplet), the worst situation arises. The total number of bits becomes 12,289 bits, 12,304 bits, and 12,544 bits to three kinds of situations (the situation which crosses and counts a line, the situation of the 64x64 sign block by the group of every four lines, situation of the 1024x4 sign block by the group of every four lines), respectively.

[0046] The cutback of memory usage is attained by using a more complicated variable-length sign. The outstanding sign of structure is a gamma sign, gamma 1, or gamma (BBell, Cleary, Whitten "Text Compression", Prentice Hall, NJ, 1990 Appendix A) as shown in a table 4.

[0047]

[A table 4]

As for gamma1 and gamma, only arrangement of the bit of a symbolic language is different. "_" in gamma1 symbolic language is not a part of symbolic language, and is for making it legible by separating a prefix from a counter. In the count of 2 which needs a triplet, the worst situation is produced. The total number of bits needed becomes 6,145 bits, 6,160 bits, and 6,400 bits to three kinds of situations (the situation which crosses and counts a line, the situation of the 64x64 sign block by the group of every four lines, situation of the 1024x4 sign block by the group of every four lines), respectively.

[0048] A table 5 is one example of the sign to the count 1...4096 to which the longest symbolic language is expressed with 16 bits. Counts 1, 2, 3, and 4 or 5 is

expressed by 1, 2, 3, 4, and 5, respectively. Counts 6-21 are expressed with 8 bits. Counts 22-4096 are expressed with 16 bits. The count of 3 and 6 is in the worst situation. The total numbers of bits are 5,463 bits, 5,478 bits, and 5,718 bits to three kinds of situations (the situation which crosses and counts a line, the situation of the 64x64 sign block by the group of every four lines, situation of the 1024x4 sign block by the group of every four lines), respectively.

[0049]

[A table 5]

When using the variable-length sign by hardware, it is desirable to access to both a run count and a skip count into the same clock cycle. In one example, since memory is larger than the minimum size by one word (for example, 16 bits), it is easy a flash plate. For example, in the case of a 16-bit word, a run count

uses 163 bits. Therefore, the last word uses only a triplet. Thereby, in order to complete one word, it will be necessary to pad 13 bits. A skip count uses 85 bits. Therefore, only the 5 bits of the last words are not used. For this reason, in order to complete one word, it is necessary to pad 11 bits. Memory size is memory size $\geq (163+13) (/16) + (85+11) (/16)$.

That is, if it is memory size ≥ 17 , independence is sufficient as padding of a run count and a skip count. If size is 16, one word contains a run count, a skip count, and PATINGU between both. An example of the 16-bit word equipped with both the run count and the skip count is shown in drawing 30 .

[0050] Drawing 2 B is the explanatory view of the memory for a variable-length run skip count. According to this memory structure, it is possible to start a run count from the one side (201) of memory, and to make a skip count start from the other side (202) of memory. Beginning or an end is sufficient as one side 201 of memory, and an end or beginning is sufficient as other side 202. Thereby, since the start of 1 run adjustable word and 1 skip adjustable word is required as it is simultaneously sudden, a run count and a skip count can be decrypted in concurrency. Therefore, it is not necessary to decrypt a run count first, and to judge the die length, next to decrypt a skip count. When it is serial-like, even

since [(since another side cannot be found unless one side is decrypted)] will become clear every (when it is the same as that of a run skip run and the following).

[0051] A separate skip count and a separate run count are used in order to decrypt information by the memory shown in drawing 2 B. Or one set of a decoder may be shared at both a skip count and a run count.

[0052] [Hardware for context models] A context model is realized by hardware. In hardware, one target is generating the following context as early as possible so that MQ encoder may not be in a standby condition.

[0053] [Memory configuration] (A) - (D) of drawing 3 is drawing showing the near multiplier and memory configuration for the example of a context model. The context model for the multipliers according to individual is based at most about on 3x3, as shown in drawing 3 A. In one example, 4 bits is processed simultaneously. In such a situation, the context model to the group of the multipliers 311-314 of four pieces is based at most about on 3x6, as shown in drawing 3 B. As for the memory access to hardware, it is often desirable to process the data by which grouping was carried out by the exponentiation of 2. Therefore, the fields based on the exponentiation of 2 which includes 3x6 fields

are 4x8 fields. (C) of drawing 3 is drawing showing about [which is the subset of 4x8 field of a multiplier] 3x6. Access to the whole 4x8 field of (C) of drawing 3 is performed as separate access of the same memory or memory ** which is not the same. (D) of drawing 3 shows 4x8 field divided into four 2x4 fields 301-304. 2x4 fields are stored in different memory according to an individual for the concurrent random access. in order to judge the contents from the group of a multiplier according to this memory structure -- all required information -- the sequence from memory -- not but, it becomes possible to read simultaneously. That is, 4x8 block of the whole of multiplier information is accessed simultaneously.

[0054] Drawing 4 is drawing showing one example of the significant memory configuration for random access to a 16x16 sign block. In the one example, although other sizes like 32x32 and 64x64 can be dealt with for example, it is not limited to such sizes. Each multiplier is assigned to one of four memory (A, B, C, or D) with reference to drawing 4 . Some groups (two lines of the top and two lines of the bottom) are the sizes of the one half other groups' size. The reason is to the first two lines of a sign block in (D) of drawing 3 from there being two lines of the top in the outside of a sign block (it having separated from the edge). The

same boundary condition appears also at the bottom of a sign block.

[0055] In one example, memory memorizes 1 bit (it is 8 bits at all about the single address) to the multiplier for significant condition. In other one example, memory remembers 2 bits (it is 16 bits at all about the single address) to be a multiplier for significant condition for every sign. In one still more nearly another example, such memory memorizes a total multiplier (it is $8N$ bit when N expresses the size of the multiplier of one piece). In other one example, when all multipliers are not memorized by such memory, one auxiliary memory equipped with the one address for every multiplier is used.

[0056] It is one example changed into 7 bit-address output ("addr") to memory and 2-bit bank selection for a log (Verilog) code to specify [following] Memory A, B, and C or D for two 6 bit-address inputs ("x" and "y") from the control logic of a context (for 64x64 sign block) model very.

[0057]

```
module makeAddress(x, y, addr, bank); input [5:0] x; /* x has bits 5-0 and a bit 5
is MSB. */ input [5:0] y; output [6:0] addr; output [1:0] bank; wire [5:0] yp2; assign
yp 2 = y+2; assign addr = {yp2 [5:3], x [5:2]} assign bank = {yp2 [2], x [1]}
endmodule /* End.
```

[0058] The 1st assignment sentence sets up the offset over a boundary. That is, offset"assign yp2 = y+2" is used in order to perform suitable arrangement of the group of four lines, as shown in drawing 4 . The 2nd assignment sentence sets the address to the sum total of offset connected with the bits 5-3 of Input y, and the bits 5-2 of Input x as a bottom part of a number. The 3rd assignment sentence sets up the bank which is in agreement with the sum total of offset connected with the bit 2 of Input y, and the bit 1 of Input x.

[0059] [Significant propagation pass] Drawing 5 is drawing showing the memory used for the significant propagation pass for random access, and one example of a register. According to drawing 5 , Address A is inputted into Memory A in order to generate data output, and data output is held also at a register 501. Address B is answered, Memory B outputs data, and the outputted data are held also at the register register 502. Similarly, Memory C answers Address C, and outputs data, and an output is held at a register 503. Finally, Memory D answers Address D, and outputs data, and the data is memorized by the register 504. In one example, the outputs of each memory A-D are 2x4 fields, and create 4x8 fields (for example, field 601 of drawing 6) as a whole.

[0060] The full power of the memory shown in drawing 5 and a register gives 6x6

fields of a significant bit as a whole. It is necessary to notice this about the ability to become significant condition and a sign, or a actual multiplier in other examples. That is, the data used for juxtaposition from memory A-D are combined with the data which reading appearance was carried out to the front cycle from memory A-D, and were held at registers 501-504. The field with which this significant bit and the feedback from a context model were doubled is sufficient field in order to determine the pass with which 4x4 fields of a multiplier exist.

[0061] Drawing 6 is drawing showing the significant condition which reading appearance was carried out from memory and held at the register for random access. According to drawing 6 , a field 601 shows 4x8 fields by which reading appearance was carried out from memory. Reading appearance of the field 602 is carried out from memory A-D, and it shows 3x6 fields used for context modeling. A field 603 is memorized by registers 501-504, and shows 3x6 fields used for context modeling. A field 604 shows 4x4 fields of the multiplier processed. 2x4 8x8-block typical parts obtained from the memory location and register of memory A-D are shown in drawing 6 .

[0062] One example of the address-generation logic for significant propagation .

pass is indicated by the following pseudocodes. It needs to be cautious of that addressing is not dependent on data, and zero data being prepared in a boundary. address_A_y=0 address_B_y=0 address_C_y=0 address_D_y=0 for y=0 to 60 step 4 address_A_x=0 address_C_x=0 read memory A (it registers with a degree)

read memory C (it registers with a degree)

assert clear for memory B register (next, cleared)

assert clear for memory D register (next, cleared)

for x=0 to 60 step 4 address_A_x=x +4 address_B_x=x address_C_x=x address_D_x=x if x < 60 then read memory A (it registers with a degree)

read memory C (it registers with a degree)

else use "all bits zero" for memory A output use "all bits zero" for memory B

output read memory B (it registers with a degree)

read memory D (it registers with a degree)

4x4 blocks of multiplier x...x +3 and y...y +3 are processed. if y AND 4==0

address_A_y=address_A_y +8 address_B_y=address_B_y +8 else

address_C_y=address_C_y +8 address_D_y=address_D_y +8 /* .

[0063] In order to process 4x4 blocks, the run of the bit of the same pass is dealt

with together. When the multiplier of N individual exists in the line of refinement MENTO pass, it is used in order that the following pseudocodes may process them.

[0064]

[0065] If the point that N is used instead of 1 is removed in order that this pseudocode may show that not the multiplier of one piece but the multiplier of N individual is processed, it is necessary to notice it about it being similar with the above-mentioned code.

[0066] When the multiplier of N individual exists in the line of clean-up pass, the following pseudocodes express one example of the process for processing a multiplier.

[0067]

[0068] Drawing 7 is the block diagram of one example of significant propagation pass logic. This logic is contained in bit modeling MQ encoder 29081-N of drawing 29 in one example. The pass for every multiplier is attached to per one multiplier, and is significant propagation or pass to as opposed to refinement MENTO or 4x4 fields which reached and were expressed by clean-up or the other triplet other than this other than this. In drawing 5 , by controlling access actuation of memory A-D, 4x4 blocks is taken out from memory, and significant propagation pass is performed. It is necessary to encode the multiplier under significant pass, and if four reach 4 blocks is investigated, the run under much pass is identified, and on the other hand, a refinement MENTO- or as opposed to [reach and] clean-up pass run count and a skip count will be identified in order to process one run simultaneously. Within a block, a front (it depends in order of a scan) bit (or the case of the beginning of a new sign block pre- sign block) is a significant propagation bit, and, as for a current condition, not significant

propagation but a new run starts. In such a case, the increment of the index is carried out within the table holding a run skip count (for example, a skip is set to zero and a run is set to the 1st value). The table of both a run count and a skip count is carried out in this way, and the increment of it is carried out and it processes 4x4 blocks simultaneously. The bit in front of 4x4 blocks is in refinement MENTO pass or clean-up pass, and when many of such data follow, the increment of the count of a current run is carried out. When N expresses the exponentiation of 2, the field of other sizes including a 4xN field may be used.

[0069] The significant condition 701 for 8x8 fields for referring to drawing 7 is an input to the logic 702 which determines pass. Drawing 31 is the explanatory view of 8x8 typical fields. Significant condition 701 includes the information which shows that the multiplier of N individual exists in the line of for example, refinement MENTO pass. Such information is accessed from the above tables. The decision pass logic 702 investigates 16 fields [3x3] in the 6x6 field of the center of 8x8 fields. A coefficient A - I express the 1st 3x3 fields. Drawing 32 is the block diagram of one example of the decision pass logic 702. The logic in drawing 32 is repeated 16 times as every 1 time to each multiplier in 4x4 blocks. Sizes other than 3x3 field are sufficient as a field, and it is necessary to notice

the number of the fields processed about it not mattering at least even if [than 16 pieces] more [simultaneously].

[0070] With reference to drawing 32 , all the bits of a coefficient A - C are inputted into the OR gate 3201. A coefficient D and all the bits of F are supplied to the input of the OR gate 3202. All the bits of multiplier G-I are supplied to the input of the OR gate 3203. The output of the OR gates 3201-3203 is connected to the input of the OR gate 3204. The output of the OR gate 3204 is connected to the input of an inverter 3206, and the input of the AND gate 3208. A coefficient E expresses the 16-bit output of the refinement MENTO signal 704, the input of an inverter 3205 is supplied, and the output of an inverter 3205 is supplied to another input of the AND gate 3208, and the input of the AND gate 3207. The output of the AND gate 3208 is the significant propagation signal 703. The output of an inverter 3206 is supplied to other inputs of the AND gate 3207. The output of the AND gate 3207 is the clean-up signal 705.

[0071] Working, when either of the significant condition bits E is 0, it corresponds to the bit position of a bit whose output of the AND gate 3208 is 0, and when significant condition is 1 to either a coefficient A - D or multiplier F-I, the significant propagation signal 704 changes to 1. Similarly, when one bit of the

significant condition bits E is 0, the output of the AND gate 3207 corresponds to the bit position of the bit, and thereby, the clean-up signal 705 changes to 1, when all the significant condition bits to a coefficient A - D, or multiplier F-I are 0.

[0072] As a result of decision, logic 702 asserts the significant propagation signal 703, the refinement MENTO pass signal 704, or the clean-up pass signals 705 (in true condition). In one example, each signals 703-705 are 16-bit width of face. The only bit is 1 to each corresponding bit in signals 703, 704, and 705, and other two bits are 0. In this way, three kinds of probabilities exist in 16 locations. Each output of logic 702 is supplied to one input of the selection logic (for example, multiplexer (MUX)) 707.

[0073] The selection logic 707 generates three pass bits which show the pass to a current multiplier about a current multiplier, and sends a pass bit to the control logic 709. Only one of three pass bits answers the count signal 708 outputted from the control logic 709, and it is asserted. The count signal 708 shows whether which multiplier of the multipliers of 16 pieces in 4x4 blocks is a multiplier under current processing. When dealing with a refinement MENTO bit run and a clean-up bit run, the increment of the count signal 708 is carried out by the larger number than 1. In this way, the bit for every output of three pieces

corresponding to the multiplier is outputted among 16 bits of each output of the decision pass logic 702.

[0074] The refinement MENTO pass signal 704 and the clean-up pass signal 705 are inputted into a mask 705 with the feedback count signal 708. The count signal 708 is the current multiplier location in 4x4 field, 0...15 [for example,]. These inputs are answered, and a mask 705 carries out the mask of the already performed multiplier, and incorporates only the multiplier which is not yet encoded so that it may be shown by the count 708. For example, when the multiplier of three pieces is already processed, a mask 705 carries out the mask of each three signal line of a refinement MENTO output and a clean-up output (704 and 705).

[0075] Some (setting in the one example) signals generate the output expressing the signal 704 and signal 705 by which the mask was carried out to 1 of two pieces, and supply a mask 705 to the priority encoder 706. The output of a mask 705 is the refinement MENTO indicator and the clean-up indicator (for example, signal) by which the mask was carried out by which the mask was carried out.

[0076] According to two inputs, the priority encoder 706 detects the following

refinement MENTO bit (or multiplier) and the following non-clean-up bit to significant propagation pass, and inputs these bits into the control logic 709. In one example, the priority encoder 706 is a null detection priority encoder. The priority encoder 706 is changed into the count of the zero which precede the current position of the bit within a sign block (or multiplier) in that case. In one example, this is performed using the following table of truth value.

[0077] Table-of-truth-value input | Output 1 x x x x x | 00 1 x x x x | 10 1 1 x x x | 2
(it continues similarly hereafter).

[0078] A mask 705, the priority encoder 706, and the selection logic 707 receive the output from the decision pass unit 702, and constitute the processing unit which generates the output which shows the following non-refining MENTO multiplier and the following non-clean-up multiplier, and the pass to a current multiplier.

[0079] Answering an input, the control logic 709 generates refinement MENTO, the following index, a refinement MENTO run indicator, a refinement MENTO skip flag, clean-up and the following index, a clean-up run indicator, a clean-up skip flag, and a significant propagation indicator. The input to control logic is as follows.

[0080] the next non-refining bit position "R" -- the next non-clean-up bit position

"C"

[0081] The following pseudocodes explain the actuation of significant propagation pass logic shown in drawing 7 .

[0082]

count = 0 while (count < 16) mask = (1 << count)-1 refinement_masked =
refinement | mask use-priority-encoder-to-find-next-non-refinement-bit

$\text{cleanup_mask} = \text{clean_up} \mid \text{mask}$ use priority encoder-to-fine-next-non-cleanup
 bit if current bit is insignificant propagation pass process coefficient as
 significance propagation count = count+1 else if current bit in refinement pass
 $N = \text{"next non-refinement bit"}$. count process N bits as refinement pass count =
 count + N else $N = \text{"next non-cleanup bit"}$? count process N bits as cleanup
 pass count = count+N /* .

[0083] Significant condition is updated from MQ decoder (under coding MQ
 encoder or a multiplier value) always, when "1" multiplier is encoded with
 significant propagation pass.

[0084] Considering the case where conte kiss TOMODE operates by one clock
 cycle, and MQ encoder operates by one clock cycle, two clock cycles are
 needed, when feedback exists. An example of the engine performance on 4x4
 blocks from which the worst situation may happen to drawing 8 is shown. Eight
 context models and MQ encoder which operates like juxtaposition of a
 component clock rate by twice must be able to decrypt seven bit planes about
 one multiplier ($8 \times 2 / 2.25^{**7}$). When a skip does not arise within significant
 propagation pass, the engine performance of the worst situation falls up to 5.5
 bit planes about per one multiplier at the maximum. the engine performance [in /

when a skip does not arise in which pass / the worst situation] -- per one multiplier -- at most -- it falls up to four bit planes.

[0085] [Significant propagation pass skip by software] In the case of software, the parallel access from much memory is unrealizable. Therefore, a sign block is divided into 4x4 groups of a multiplier in the one example. A count maintains the significant number of bits for every group. In such a case, the required amount of the maximum memory is 256x5 bits. The count of a block of all the multipliers that exist in refinement MENTO pass is 16. Clean-up is sufficient as all blocks of a count 0, and in order to investigate whether all are clean-up, they should just inspect near.

[0086] [Clean-up pass and refinement MENTO pass] In clean-up pass, addressing is generated using the following pseudocodes depending on data. The address x of the next multiplier in clean-up pass and y are inputted.

[0087]

```
module-cleanupAddress(x,y,addrA,addrB,addrC,addrD) input[5:0]x; input[5:0]y;
output[6:0]addrA;   output[6:0]addrB;   output[6:0]addrC;   output[6:0]addrD;
wire[5:0]yp2; wire[4:0]ax; wire[4:0]bx; wire [4:0] cx; wire [4:0] dx; assign yp 2 =
y+2; assign ax = (x[1:0] ==3) ?x[5:2]+1:x[5:2]; assign cx = (x[1:0]
```

```

==3) ?x[5:2]+1:x[5:2]; assign bx = (x[1:0] ==0) ?x[5:2]-1:x[5:2]; assign dx =
(x[1:0] ==0) ?x[5:2]-1:x[5:2]; assign ay = y[2] ?yp2[5:3]+1:yp2 [5:3]; assign by =
y[2] ?yp2[5:3]+1:yp2 [5:3]; assign cy = yp2 [5:3]; assign dy = yp2 [5:3]; assign
addrA = {ay, ax} assign addrB = {by, bx} assign addrC = {cy, cx} assign addrD =
{dy, dx} endmodule /* .

```

[0088] Addressing used for clean-up pass is used also for refinement MENTO pass. However, in refinement MENTO pass, smaller near is also fully sufficient.

[0089]

If yp2[1:0] ==1 or (yp2[1:0] ==2) then if yp2 [2] == 1 then just read memories C and D else just read memories A and B else read memories A, B, C and D /* .

[0090] [Successive addressing to all pass] When performing successive addressing to all pass, an easy memory configuration is used [rather than] using two memory. Four xeach 4 field is assigned to one side of the two memory A and B with reference to drawing 9 . Thereby, all the parallel accesses demanded from 16x16 blocks become possible. As for the 1st sign block, only one half is used. When processing 8x8 blocks as shown in drawing 6 which offset is similar with above-mentioned offset, and does not hold the top data by which two lines is processed actually, it is because only the amount of [of a

multiplier.] two lines correspond.

[0091] The memory of the memory way used for significant propagation pass and one example of a register are shown in drawing 10 . According to drawing 10 , Memory A answers Address A and generates data output. Similarly, Memory B answers Address B and generates data output. 2x2 crossbars 1003 have the input connected to the output of Memory A and B. One output of a crossbar is connected to a register 1001 and one output of a memory way. Another output of a crossbar is connected to a register 1002 and another output of a memory way. In this way, the output of Memory A and B is held at one of the registers 1001 and 1002, and is outputted to one of memory ways. The data by which reading appearance is carried out from Memory A and B are data to 4x4 fields. Registers 1001 and 1002 store 5x4 fields. When a register is loaded, 1x4 trains of most right-hand side are moved to 1x4 trains of most left-hand side, and other trains are put in from memory data output. A crossbar 1003 controls the output of the data to the suitable output of a memory way from Memory A and B by making data keep company with an output, when data of one line are processed at a time.

[0092] Drawing 11 is drawing explaining the situation used in order to prepare a

suitable field, since the memory and the register of drawing 10 are context model actuation. According to drawing 11 , fields 1102 are 4x4 fields of the multiplier which should be processed. A field 1101 expresses 5x6 fields (5x1 field of the bottom above 5x6 fields is disregarded) stored in the registers 1001 and 1002 used for context modeling. Fields 1103 are 4x8 fields from memory. Fields 1104 are 1x6 fields from the memory used for context modeling.

[0093] One example of the pseudocode for memory addressing to all the three coding pass is explained below.

[0094]

address_A_y=0 address_B_y=0 for y=0 to 60 step 4 address_A_x=0
address_B_x=0 clear registers read memory A (memory A which will be
registered into the degree)

read memory B (memory B which will be registered into the degree)

for x=0 to 60 step 4 address_A_x=x +4 address_B_x=x +4 if x < 60 then read
memory A (memory A which will be registered into the degree)

read memory B (memory B which will be registered into the degree)

else use "all bits zero" for memory A output use "all bits zero" for memory B

output process 4x4 block of-coefficients-x...x+3,y...y+3 if y AND 4==0

address_A_y=address_A_y+8 else address_B_y=address_B_y+8 memory holds a condition in order to show the right pass for refinement MENTO pass and clean-up pass. A condition is 2 bits per multiplier in order to identify three conditions (significant propagation, clean-up, and refinement MENTO).

[0095] During significant propagation pass, about all the multipliers of 16 pieces, in the case of a significant multiplier, a condition is set up by refinement MENTO, and, in the case of an un-significant multiplier, is set up by juxtaposition at clean-up. While the processing about the multiplier of 16 pieces continues, the condition of the multiplier which exists in significant propagation pass is changed into significant propagation from clean-up. For every multiplier, a condition is 1 bit and calls this 1 bit a pass bit. In one example, significant condition and a pass bit are used in order to determine right pass. A table 6 illustrates the direction for use of a pass bit. Since 1 bit is used about one multiplier, memory usage decreases rather than the run skip counting method explained here.

[0096]

[A table 6]

In one example, * in refinement MENTO pass of a table 6 is performed to juxtaposition about all 16 multipliers at the time of the start of processing to 4x4 blocks.

[0097] The 48-bit width of face equipped with significant condition, the pass bit, and the sign binary digit for every multiplier is sufficient as the memory which gives access to 2x4 fields.

[0098] Drawing 12 is the block diagram of one example of the pass decision logic which uses a priority encoder in order to detect each multiplier which realizes the above-mentioned table 6 and exists in the present pass. With reference to drawing 12 , the decision pass logic 1203 receives the significant condition 1201 over 6x6 fields, the pass bit 1202 to 4x4 fields, and the present

pass signal (or other indicators) 1220 that shows the present pass. The pass bit 1202 includes the signal (namely, 16 signals) for every multiplier in 4x4 field. These inputs are answered, and the decision pass logic 1203 generates an output in order to specify the pass to 4x4 fields. In that case, the decision pass logic 1203 asserts the signal 1204 which shows the significant propagation pass bit in significant propagation pass, the signal 1205 which shows the refinement MENTO pass bit to the multiplier in refinement MENTO pass, or the signal 1206 which shows the clean-up pass to the multiplier in clean-up pass to each multiplier in 4x4 fields.

[0099] The selection logic 1207 answers the current pass signal 1220, and outputs one of indicators 1204-1206 to the mask logic 1208. In one example, the selection logic 1207 contains 16x3:1 multiplexers (MUX). The mask logic 1208 answers the count signal 12010, and generates a signal, and a count signal specifies the multiplier by which current processing is carried out. The output of a mask 1208 is supplied to the priority encoder 1209, and the priority encoder 1209 outputs the signal to the control logic 1212. The mask logic 1208 and the priority encoder 1209 operate like the logic of the same identifier and the encoder which were shown in drawing 7 . The control logic 1212 answers an

input, generates a sign or an idle status indicator to a signal line 1213, and generates the count signal 1210.

[0100] The following pass bit logic 1211 receives the output (the location under current processing is shown) from the priority encoder 1209, the current pass signal 1220, the new significant condition 1221 from MQ encoder, and the refinement MENTO pass signal 1205. Significant condition information is expressed by showing whether the refinement MENTO pass signal 1205 has the significant multiplier of precedence. The current pass signal 1220 and the new significant condition 1221 show whether processing is performed by clean-up pass as a whole. This input is answered, the following pass logic 1211 generates the following pass bit, and this following pass bit is used as an output, in order to distinguish the case of a sign 0 and the case of a sign 1 in a table 6. The following pass bit is held at memory, next is used as a pass bit 1202.

[0101] Next, a pseudocode explains actuation of the logic in drawing 12 . Such a function is included in MQ encoder 29081-N. Significant condition and a pass bit are cleared before processing the 1st clean-up pass.

[0102]

count=0 if significance-propagation pass then set-next-pass-bit-to "1" for all


```

coefficients-in-refinement      pass      while      (count<16)

if-significance-propagation-pass-then  in_pass=coefficients  in  significance
propagation-pass else if refinement pass then in_pass=coefficients in refinement
pass  else  in_pass=coefficients  in  cleanup  pass  mask=(1<<count)-1
in_pass_masked=in_pass AND (NOT mask) use priority encoder to find next
coefficients in pass, N if next coefficient found code coeff N if significance
propagation pass then next pass bit=NOT next significance state else nextpass
bit=pass bit count=N +1 else count=16 idle for coeff N next pass bit=pass bit /* .

```

[0103] In the above-mentioned code, variable in_pass is the output of a 3:1 multiplexing function. Variable mask expresses a mask and variable in_pass_masked expresses the result of having applied the mask. Variable N expresses the next multiplier under pass, and is the output of a priority encoder. Detection of Variable N continues the control function of a coding scheme after that.

[0104] The above-mentioned code code coeff N means encoding a multiplier, when a multiplier exists in current pass. Code idle for coeff N is performed while processing a run.

[0105] [Double context generation] A context often produces a serious feedback

loop in time between MQ encoder and a context model depending on the bit encoded at the end in the case of a decryption. Since this context model delay is shortened to the time amount for simple multiplexing, for a reason in case one context of a sake in case the present bit under decryption is 0, and the present bit under decryption are 1, while will accept a context model, and it can generate two contexts of a context. Selection of a context is performed when a bit is known.

[0106] Drawing 13 is the block diagram of one example of double context generation logic. With reference to drawing 13 , a context model generates a context 0, enabling [0], a context 1, and enabling [1]. A context model generates two contexts 0 and 1, and both contexts are sent to a multiplexer (MUX) 1302. It connects so that a signal may be received, and a multiplexer 1302 generates the context indicator in which it is shown whether a context is effective, and the enabling indicator in which it is shown whether the bit should be encoded or not. These outputs are supplied to the input of the MQ encoder 1303, and MQ encoder generates a bit. The output bit from the MQ encoder 1303 is used by the multiplexer 1302 in order to choose the context which should be outputted to the MQ encoder 1303. In this way, a context model generates a

context when a current bit is decrypted as 0, and two contexts of another context when a current bit is encoded as 1, and the output bit for the MQ encoder 1303 chooses the context of the right direction.

[0107] To the run length coding for clean-up pass, a table 7 shows the following two contexts which may happen for every case, and follows the flow of the clean-up pass indicated by JPEG 2000 criterion. The value of the bit encoded in the run length context is used in order to judge whether the following context is an object for the groups of the four following multipliers, or it is the context of the homogeneity for the groups of four current multipliers. When this bit is 0, the run length coding which makes MQ encoder an idle state following it for a next cycle in case four multipliers are expressed by one judgment does not have a serious adverse effect for the rate engine performance. After the bit encoded in the 2nd homogeneity context (uniform B) is a sign binary digit always directly encoded in the context 9 (XOR bit 0) in JPEG 2000 criterion. Here, when an XOR bit is 0, it means that a sign is not reversed.

[0108]

[A table 7]

A and B in a table 7 express two bits indicated by "the following 2 bits (the next two bits, returned with the UNIFORM context) returned with a uniform context" into the section D3.4 of JPEG 2000 criterion.

[0109] The example which does not use run length coding in significant propagation and clean-up coding pass is shown in a table 8. Although a magnitude bit is encoded, a current multiplier is generated to the magnitude of the following multiplier, assuming that it is 0, or, as for a context, a sign binary digit context is generated to a current multiplier.

[0110]

[A table 8]

In refinement MENTO pass, the refinement MENTO multiplier encoded previously does not affect a context.

[0111] [MQ encoder]

MQ decoder data flow diagram 14B accompanied by a rate context is the block diagram of the typical example of decryption implementation. In drawing 14 B, the context model 1430 supplies a context to memory 1431, and a probability condition is determined by memory. A probability condition is changed into Q_e value for the algebraic-sign machine 1433 using logic 1432, and the algebraic-sign machine 1433 updates an internal A&C register, and determines a judgment result (MPS or LPS). These are all performed, before being able to determine the following context typically. In the case of almost all the example of hardware implementation, a decryption rate is restricted by the large (it feeds back to the context model 1431) feedback loop.

[0112] On the other hand, drawing 14 A is the block diagram of one example of an initial context MQ decoder. In this example, a feedback loop possesses the very easy logic 1407 instead of the whole decryption actuation. Therefore, almost all decode and updating may be performed in juxtaposition using the low order feedback loop 1401.

[0113] With reference to drawing 14 A, the sign stream 1400 is inputted and an internal state 1401 is updated. In one example, A of an internal state and C register specify a current interval as indicated by the Appendix C of JPEG 2000 criterion. Register A specifies a current interval and the sign register C is connection of Chigh and a Clow register.

[0114] A context 1402 is given with the context model 1410. It is used in order that a context 1402 may investigate the probability condition 1404 of memory 1403, and a probability condition is changed into the probability class (Qe value) 1406 by logic 1405. The Qe value 1406 expresses the current estimate of a low probability symbol (LPS). The Qe value 1406 is compared with A register value and C register value which are indicated in drawing C-15 of JPEG 2000 criterion of the internal state of MQ encoder in order to generate the output judging result 1408 using logic 1407. An output judging result is a high probability symbol (MPS) with a more high probability, or LPS. The output judging result 1408 is inputted into the context model 1410. In one example, the operation about Qe value and an internal state needs 16 bit operations. The operation of these blocks decrypts a judgment result which is indicated into the section C.3.2 of JPEG 2000 criterion.

[0115] Drawing 15 is the block diagram of one example of an anaphase context MQ decoder. In drawing 15 , 16-bit processing is removed from the context model-feedback loop formation. It is received as an input to the updating logic 1503, and updating logic updates an internal state and the sign stream 1601 contains A register and C register which specify a current interval. A sign stream is inputted into new A register value and new C register value, and a list to logic 1504, and logic 1504 generates two p classes 1509 which are explained below (pclass), i.e., p class, and the p class 1510. Two p classes are inputted into the comparison logic 1511 and 1512.

[0116] The context model 1520 generates a context 1502. A context 1502 is used in order to investigate the probability condition 1506 of memory 1505. In one example, memory 1505 contains a look-up table. Qe value can be determined now by checking the probability condition 1506. The probability condition 1506 outputted from memory 1505 is changed into the probability class (index) 1508 by logic 1507.

[0117] The comparison logic 1511 judges whether the p class 1509 is larger than the probability class index 1508, and it compares in order to judge whether the comparison logic 1512 has the probability class index 1508 larger than the p

class 1510. When both comparison results are truth, the result of both comparison logic 1511 and 1512 is inputted into the AND gate 1513 so that a judgment result may be outputted. This judgment result is MPS or LPS. In this way, a context 1502 is changed into the 5-bit probability class index 1508 (since the value of 32 pieces can be taken to Qe value in JPEG 2000). An internal state is used in order to generate two 5-bit probability class indexes. When the index corresponding to a context is in the outside of two indexes generated from the condition, a judgment result is MPS, otherwise a judgment result is LPS (that is, it is inside two indexes).

[0118] The important advantage of the example of drawing 15 does not have the successive renewal of an internal state, as shown in drawing 14 B, and it is carried out in parallel to generation of the following probability class (index) 1508. Moreover, since, as for two probability classes, only 5 bits is measured with p class index, an operation is simplified dramatically.

[0119] The logic 1504 of drawing 15 creates the information shown in drawing 16 A. If a value is given to A register and B register, logic 1504 will judge whether it determines what two dividing points over p class are, next a sign is between dividing points, or it is outside. This may be performed to juxtaposition.

[0120] Drawing 16 A is drawing showing how the comparison of a probability class index is performed. In drawing 16 A, the p class 0 is a case in which almost all intervals are turned to MPS and which was distorted dramatically. To the p class 1 to the p class 4, this distortion becomes small and an MPS interval is reduced. conditional [which produces the p class 5 to a neighboring probability 50% in MPS] -- exchange is given. To some probability classes, a known condition is MPS and has the sign stream value (sign) which is LPS to other probability classes. Since the probability class can be set in order, in order to judge whether a sign is MPS or it is LPS, just two comparisons are enough. That is, in drawing 16 A, when the location of a sign is given in the state of known, a judgment result is MPS to the p classes 0-3, always LPS to the p class 4, and MPS also to the p class 5. What is necessary is to judge only two break points (the break point between the p class 3 and the p class 4, and break point between the p class 4 and the p class 5) rather than to find whether it is MPS or it is LPS to each probability class. Therefore, when QE value is given, it is determined as the space where a break point exists what the probability class which appears actually is (when a probability class / index is known).

[0121] The same approach in hardware is used in order to judge MPS or LPS for

every Q_e value which may happen, next to multiplex the result. For example, the multiplexer 1610 which has much inputs is shown, and each input is related with p class by drawing 16 B, and produces either MPS or LPS as an output in it according to a sign.

[0122] [Multibit decryption by MQ encoder] Much MPS can be simultaneously decrypted, unless MPS which needs normalization exists, or as long as only the last MPS needs normalization (since the same P class is continued and used).

Drawing 17 shows the interval for a multiplex MPS decryption. Standardly, if the location of the sign stream to the interval specified with A register and C register and a difference with Q_e value are two or more, it is possible to encode much MPS. When interval size is divided by Q_e value and a decoder stops at the same context (i.e., when stopping at the same probability class), it is possible to decrypt much MPS simultaneously. For example, when a sign stream is investigated and it turns out that being processed is 16 bits, the location of the sign stream in the interval specified with A register and C register estranges only the multiple of Q_e value, being due to be used in order to process the same context, i.e., the data whose same probability classes are many cycles, is shown, and much MPS is decrypted simultaneously. That is, when {(interval specified

with A register and B register) - [-} (location of a sign stream)]/Qe is judged and it is rounded off by the minimum larger integer than this value, that result expresses the number of MPS decrypted simultaneously. This count is performed by well-known hardware.

[0123] [Typical implementation gestalt of 5 and 3 filter] Set in the one example.

Reversible and irreversible [5], and 3 wavelet filter are used. Here, 5 and 3 are the numbers of taps in a wavelet filter, i.e., the number of the non-zero (continuation) values in the basis function support of a kernel. Reversible means that the same number is strictly obtained with an output with an input, if rectification and inverse transformation are performed. About input precision, since the increment in the precision which can be predicted [that it is moderate and] is a medium mathematical term, it is required. That is, regular distortion is not introduced by mathematical precision. Irreversible means that a very high precision is required, in order to guarantee that there is no mathematical distortion (exact playback). However, a actual top and irreversible filter is combined with the quantization which produces distortion which overwhelms regular mathematics precision distortion in almost all cases.

[0124] One example of a rectification filter is shown in drawing 24 . According to

drawing 24 , line x_0x_1 and last x_0 are supplied to the high pass (highpass) filter 2402 from a line buffer 2401 to one input of reception and the low pass (low-pass) filter 2404, and it generates the output held at a line buffer 2403. Line buffers 2401 and 2403 hold one line which has tile width of face. A low pass filter 2404 generates reception and an output for the output of the cycle in front of a high-pass filter 2402, i.e., the output from a line buffer 2403, with current x_0 line. The output of the low pass filter 2404 to two past clock cycles is delayed with the delay vessels 2405 and 2406, and gives the filter output before 1 cycle, and the filter output before a two cycle.

[0125] The output of the past of a high-pass filter 2402 is delayed with the delay vessels 2407 and 2408, and the current output of a high-pass filter 2402 and the last output of two pieces of a high-pass filter 2402 are supplied to a high-pass filter 2413. The output of a high-pass filter 2413 is a multiplier in HH subband, and is supplied to a low pass filter 2415 with the output of the past in front of the two cycle of a high-pass filter 2402, i.e., the output from the delay machine 2408, and the output before a high-pass filter 2413. The output of a low pass filter 2415 is an output from HL subband.

[0126] The output of a low pass filter 2404 is supplied to a high-pass filter 2409

with the output of the delay machines 2405 and 2406. The output of a high-pass filter 2409 is LH subband.

[0127] The output of a high-pass filter 2409 is supplied to the input of a low pass filter 2411 with the output of the delay machine 2406, and the output before the high-pass filter 2409 delayed with the delay vessel 2410. The output of a low pass filter 2411 is LL subband. When LL subband which is the output of a low pass filter 2411 is supplied to a line buffer 2412, the output of a line buffer 2412 expresses the input to the next level of wavelet transform with the output of a low pass filter 2411. The next level of wavelet transform carries out cascade connection of the wavelet transform shown in drawing 24 .

[0128] Drawing 25 A is the explanatory view of one example of a low pass filter which is used by the conversion (for example, above-mentioned 5, 3 conversion) explained here. A low pass filter is designed so that an output may be generated based on the function according to $-x_0+2x_1-x_2$. In the case of invertible transformation, a low pass filter is a degree type [0129].

[Equation 1]

It is alike, and follows and operates.

[0130] If drawing 25 A is referred to, an adder 2501 will add x_0 line of the last with the present x_0 line. A least significant bit output expresses the output of the high-pass filter of drawing 25 B, and is used for irreversible conversion. The remaining bits are supplied to a subtractor 2502, and they are subtracted from x_1 input in order to generate the output expressing the most significant bit. In the case of invertible transformation, all of these most significant bits are required. A subtractor 2502 is permuted by the adder in order to change the filter of drawing 25 A to the reverse wavelet filter for using it as an odd number (highpass) filter by inverse transformation in the case of reverse wavelet transform. Such an example is shown in the high-pass filter of drawing 25 B.

[0131] Drawing 26 A is the explanatory view of one example of the high-pass filter used for the conversion explained here. In irreversible conversion, a high-pass filter operates according to the following formulas and $4x_1 - x_0 - x_2$.

[0132] In the case of invertible transformation, a high-pass filter is a degree type and [0133].

[Equation 2]

It is alike, and follows and operates.

[0134] If drawing 26 A is referred to, an adder 2601 will add either the reversible side of x0 line of the last, or an irreversible side to the present x0 line. The output of an adder 2601 is rounded off using an adder 2603, and is added to a term. In by the side of reversible, a rounding-off term is 2, in by the side of irreversible, is 0 and is supplied by the multiplexer 2602. Using an adder 2604, the output except 2 bits of low order of an adder 2603 is added to x1 line, and produces a reversible side output. 2 bits of low order of the output of an adder 2603 and the output of an adder 2604 express an irreversible side output.

[0135] An easy change can be realized without [in order to change a reversible and irreversible side by using a multiplexer 2602, without it needs the completely separate hardware for both functions, or] requiring that reversible side rounding-off affects an irreversible side output.

[0136] In the case of reverse wavelet transform, an adder 2604 is permuted by the subtractor in order to change the filter of drawing 26 A to the reverse wavelet filter for using it as even number under inverse transformation (low pass filter).

Such an example is shown in the low pass filter of drawing 26 B.

[0137] Drawing 27 is drawing showing the alternative-example of the conversion in drawing 24 , and contains the multiplexer for performing mirror-image processing on an image boundary. A multiplexer is constituted by multiplexers 2701-2712. For example, a multiplexer 2701 uses x0 line instead of x0 line of the last on a boundary, when a line does not exist in a buffer 2401 (for example, top of a tile). A multiplexer 2702 enables it to supply the input of others [line buffer] to a low pass filter 2404, when further x0 line which should be inputted when it arrives at the bottom of a tile does not exist. When a line does not exist in a buffer 2403, the output of a high-pass filter 2402 can make it enable it similarly to use a multiplexer 2703 as an input to a low pass filter 2402. A multiplexer 2704 enables it to supply the input to a low pass filter 2404 from a line buffer 2403, when there is no output from a high-pass filter 2402. Multiplexers 2705 and 2706 enable it to supply the output of the delay machine 2406, and the output of a low pass filter 2404 to the input to a high-pass filter 2409, respectively, when the output to a low pass filter 2404 and the output from the delay machine 2406 cannot be used. It is realized also about multiplexers 2709 and 2701, multiplexers 2707 and 2708, and multiplexers 2711 and 2712 that it is the same as that of multiplexers 2705 and 2706.

[0138] Drawing 28 is the block diagram of one example of reverse 5 and 3 conversion. With reference to drawing 28 , the even number filter 2815 is connected so that LL multiplier, HL multiplier, and HL multiplier of the cycle of the front from the delay machine 28801 may be received. the output of the even number filter 2815 -- the even number filter 2811 -- much more -- the force and the delay machine 2802 -- much more -- the force and the odd number filter 2803 -- it connects with the force much more. HL multiplier of a front cycle is supplied to another input of the odd number filter 2803 through the delay machine 2801, and the output of the cycle in front of the even number filter 2815 is supplied to it through the delay machine 2802. The output of the odd number filter 2803 is connected to one input of the even number filter 2810.

[0139] Since the filter 2805 is connected so that current HH multiplier and LH multiplier, and HH multiplier in the cycle of the front from the delay machine 2804 may be received, the above-mentioned configuration and the same configuration exist also about LH multiplier and HH multiplier. The output of the even number filter 2805 is connected to one input of the even number filter 2811, the input of the delay machine 2806, and one input of the odd number filter 2807. HL multiplier (namely, output of the delay machine 2804) of a front cycle, the output

(namely, output of the delay machine 2806) of the cycle in front of the even number filter 2805, and ** are supplied to another input of the odd number filter 2807. The output of the odd number filter 2807 is connected to one input of the even number filter 2810.

[0140] The output of the even number filter 2805 and the output of the odd number filter 2807 are supplied to a line buffer 2808 and a line buffer 2809, and it is necessary to notice them about being held, respectively. The size of line buffers 2808 and 2809 is in agreement with one half of tile width of face. The output of a line buffer 2808 is connected to another input of the even number filter 2811, and one input of the odd number filter 2815. The output of a line buffer 2809 is connected to one input of the even number filter 2810, and one input of the odd number filter 2814.

[0141] The output of the even number filter 2810 is the "C" part of the image data outputted, is held at a line buffer 2812 and supplied to the input of the odd number filter 2814. In one example, the size of a line buffer 2812 is in agreement with one fourth of tile width of face. Answering this input, the odd number filter 2814 generates the data corresponding to the "A" part of image data.

[0142] The output of the even number filter 2811 corresponds to the "D" part of

image data, is supplied to one input of the odd number filter 2815, and is held at a line buffer 2813. In one example, the size of a line buffer 2813 is 1/4 of tile width of face. The output of a line buffer 2813 is connected to another input of the odd number filter 2815. The output of the odd number filter 2815 corresponds to the "B" part of image data.

[0143] [Other parallel system operation techniques]

In the case of the example of the allotment hardware to the encoder for juxtaposition of a sign block, it is effective in juxtaposition within the same tile to encode much sign blocks. Drawing 21 is the memory usage explanatory view of one example of the encoder containing many MQ encoders. Each MQ encoder possesses the related context model, and it is used in order to process much sign blocks.

[0144] As for each MQ encoder, reference of drawing 21 assigns memory (for example, separate memory, a single, or the part of much memory). In one example, the part with the assigned memory holds coded data, and the length, a zero bit plane, and coding pass are held at another part of memory.

[0145] Allocation to the juxtaposition unit of 128x128 tiles, a 64x64 sign block, and the sign block about each conversion level is shown in drawing 18 -20. The

amount of coding by which allocation is performed for every juxtaposition encoder is performed for being balanced. In one example, allocation of a sign block is performed so that each MQ encoder is the most possible possible range, and the multiplier of the abbreviation same number may be encoded, maintaining balance between an upper level multiplier and a lower level multiplier. The configuration of those other than this is also realizable.

[0146] The example of allocation of the sign block about 4:4:4 data when four sets, six sets, and eight sets of MQ encoders are used for juxtaposition is shown in drawing 18 A, B, and C, respectively. In drawing 18 C, since the sign block assigned to juxtaposition unit "H" (1HH chrominance subband) is often heavily quantized when eight units are parallel, this unit has high possibility that the number of the multipliers which can be processed to per unit time amount will increase more than other units (since the non-zero bit plane which should be encoded hardly exists).

[0147] The example of allocation of the sign block about 4:2:2 data when four sets, six sets, and eight sets of MQ encoders are used for juxtaposition is shown in drawing 19 A, B, and C, respectively.

[0148] The example of allocation of the sign block about 4:1:1 data when four

sets, six sets, and eight sets of MQ encoders are used for juxtaposition is shown in drawing 20 A, B, and C, respectively. In drawing 20 C, when eight units are parallel, it is expected that the number of the multipliers which Units C, D, and E can process to per unit time amount increases more than other units.

[0149] The encoder of drawing 29 is used in order to perform above-mentioned coding. For example, each encoder of the MQ encoders of N base of bit modeling MQ encoder 29081-N is assigned to either of A-H shown in drawing 18 thru/or 20.

[0150] Although even sets of MQ encoders are made juxtaposition about drawing 18 thru/or 20, odd sets are sufficient as the number of MQ encoder made juxtaposition.

[0151] When it is not memory economization the decryption which is not lost for storing a multiplier in hardware, in order to reduce the memory usage holding a multiplier, it is possible to use zero bit plane conversion. When hardware can hold the bit plane of N individual for every multiplier, a decryption is completed after the bit plane of N individual is decrypted. A consecutive bit plane can be quantized (rounding-off processing).

[0152] The example to which drawing 22 A uses the bit plane of the finite

individual of memory for every multiplier during coding is shown. For example, eight bit planes ($N=8$) of memory are standard transcriptions, and since a multiplier is encoded by 16 bits, they may be used. These multipliers are some subbands other than LL (LL subband multiplier is not quantized) subband, and are generated as a result of having applied wavelet transform to image data. In one example, wavelet transform contains 5 and 3 wavelet transforms. 5 of a large number which carry out parallel operation, and 3 wavelet transforms may constitute wavelet transform in order to generate LL subband, HH subband, LH subband, and HL subband to juxtaposition. The memory holding the multiplier from wavelet transform is accessed with a context model in order to perform coding based on a multiplier bit.

[0153] During coding, a multiplier is saved, before the number of zero bit planes becomes a base. A counter counts the number of the initial zero to the bit planes 8-15 of a high order. As long as bit planes 8-15 are zero altogether, memory holds the information (magnitude) over the corresponding bit planes 0-7. When 1 appears in bit planes 8-15, the corresponding counter stops and memory holds the information on the corresponding bit planes 8-15. When, as for the bit planes 0-7 with which the counter specified zero altogether and corresponded to the last

of coding of a sign block to bit planes 8-15, a counter stores a value in the last of memory, it holds in memory, or a counter needs to specify the starting address to the bit planes 8-15 in memory, and needs to carry out rounding-off processing (quantization) of the corresponding bit planes 0-7. In this way, a count acts as side band information and shows that the information held at the memory array to the location in the line specified by the count from the beginning of a line became data without the need.

[0154] The separate bit plane of memory is used in order to hold sign information, or sign information is held with significant condition.

[0155] In other examples, the memory of a small amount is used instead of a counter for (variable-length VL) sign information (for example, run length sign). It enables this to store the bit plane containing a small number of "1" bit in a part of memory for every bit plane. After storing a bit in memory, a context model accesses memory in order to acquire a bit. However, since each line contains potentially the data which should be quantized, it does not have the need of being accessed and used with a context model. Drawing 22 B is the block diagram of one example of the control logic for controlling access to memory. This logic collaborates with the context model which accesses memory, or

operates as some context models.

[0156] With reference to drawing 22 B, Address addr accesses the memory array 2201 which generates a bit. The counter value relevant to the line of memory which held the address and the address is supplied to the comparison logic 2210. In the comparison logic 2210, when it judges that the address is beyond a counter value over a line, the 1-bit output from a memory array 2201 is generated, otherwise, zero are outputted.

[0157] Drawing 23 is drawing showing a part of memory from VL sign, and the memory array which stores a multiplier. VL sign is used in order to specify 1-bit existence by showing the number of bits skipped until the following "1" appears within a line. In this way, this VL sign is created in order to specify two counts that access logic can know the location of the next bit plane. Other VL signs are used in order to give three or more counts. By using VL sign, one full twist can also use the bit plane of little memory now typically. If the size of small capacity memory is $1/32$ of the size of a sign (per one bit plane) block, R2 [8] sign or R2 [7] sign may be used. R2 [8], R2 [6], and the detailed information on R2 [7] sign are indicated by U.S. Pat. No. 5,381,145 and name "Method and Apparatus for Parallel Decoding and Encoding of Data" of invention by which inheritance was

carried out to the assignee of this application, and January 10, 1995 issuance.

[0158] When conversion and juxtaposition actuation of a context model / MQ encoder are desirable videos, two memory banks are needed. In the case of static-image application, one memory bank is enough because of conversion and successive actuation of a context model / MQ encoder.

[0159] Although the above-mentioned memory economization technique is explained about the line, the memory area of arbitration, such as a train, a block, a page, and a field, can be used, for example. Or separate memory may be used.

[0160] A packet header is created in order to create packet header processing, for example, a sign stream like a JPEG 2000 sign stream (or bit stream). In one example, this information is accompanied by the tag tree structure in order to deal with the sign block of the number of arbitration. In a certain kind of situation, the tile header equipped with the sign block of the restricted number for tiles is created. For example, the number of the sign block with which a tile is encoded as one when each subband is divided into a 64x64 sign block including four 128x128 subbands is four pieces. A packet header specifies the number of a zero bit plane in case data exist [whether the data to a specific sign block exist, and], the die length of coded data, and the number of the pass for coding

included in data.

[0161] The following table 9 shows one example of the packet structure containing a 2x2 sign block and one layer for packets. With reference to a table 9, the tag tree structure has only the depth of 2 level. The location which notation "z" showed the location of the tag tree structure information on the zero bit plane of a record level, and was shown by notation "_" shows the location on which the remaining zero bit planes, the pass for coding, and die-length information are put.

[0162]

[A table 9]

* expresses 0, 10, or 110000 among a table.

[0163] In one example, for convenience, a sign 110000 is used, when [of the example of implementation] a sign block is not included.

[0164] The initialization with one following example of the procedure which writes in the packet header equipped with a restricted number of sign blocks and single layers for tiles: Begin maximum from setting out in the zero bit plane minimum value MZP for every subband.

[0165] In one example, the case to 15 bit planes, the maximum of MZP is 0xF and is 0x1F the case to 31 bit planes. While the value used becomes large, the number of the bit planes which can be dealt with in the example increases.

[0166] Next, when encoding the multiplier of each sign block within a packet, it is Save included or not bit (the bit which is not included or included is saved).

Save number of zero bitplanes (the number of a zero bit plane is saved)

If zero bitplanes less than MZP then $MZP = \text{zero bitplane}$ (if a zero bit plane is under MZP, it is a $MZP = \text{zero bit plane}$)

Save number of coding passes (the number of the pass for coding is saved)

Save Length (the length is saved)

It performs.

[0167] When all multipliers (quantization back) are zero, Save included or not bit is set and specifies that a sign block is not included. Eventually, after the information on a tile or a subband is processed, a packet header is described as

follows.

[0168]

write "1" for each-subband write "1" first_flag = 1 for-each-code-block
if-not-included-then write "0" else write "1" if-first_flag-then write MZP in tag tree
format first_flag = 0 write zero bitplanes ?MZP in tag tree format write
codingpasses determine minimum Lblock value write Lblock write length -- here,
Lblock is specified into the section B.10.7.1 of JPEG 2000 criterion.

[0169] A packet header is at least 1 byte, and it is necessary to notice a JPEG
2000 conformity type decoder about the ability of the written-in information to be
recognized.

[0170] When many layers exist, initialization of a MZP variable is performed like
the cutting tool of one layer. During coding of each sign block, the index of
inclusion or not including, the number of the pass for coding, and the length are
saved for every layer. Furthermore, the following initialization processings are
desirable.

[0171] In first_flag = 1 initialize Lblock for each code-block initialize already
included for each code-block to false 1 example, Lblock is initialized 3. When
"already included" is truth, it means that some precedence layers encoded data

(that is, the sign block has appeared in the past).

[0172] The following procedures are used in order to write in a packet for every layer.

[0173]

write "1" for each-subband if layer 0 then write "1" for-each-code-block

if-not-included-then write "0" else write "1"

if-code-block-not-already-included-then if first_flag then write MZP in tag tree

format first_flag = 0 write zero bitplanes. MZP in tag tree format set already

included write coding passes determine minimum Lblock value write Lblock A

separate bit is sufficient as write length"already included" information to each

sign block. Or the value for which a zero bit plane is not used may be used in

order to specify "already included". For example, when 14 bit planes exist, it is

possible by setting a zero bit plane to 15 (0xF) for "already included" to be shown.

[0174] In the case of compression coded data JPEG 2000 which do not use "0"

packets, a packet header is rounded off per cutting tool. In some cases, a packet

header stores the bit of a large number smaller than the number of bits required

in order to hold only 0 bits or an only packet header in the byte boundary.

Generally a packet header is rounded off by the cutting tool by padding.

Moreover, in the one example, although an activity of the transcription that a packet header transcription is not peculiar and shortest typical possible is desired, if instead of [of the bit location where the superfluous bit used will be buried by padding] is carried out, the transcription which is not the shortest format considered will be used. This is especially effective when the information encoded in the superfluous bit shows the information about the following packet in tile component level division.

[0175] For example, a zero packet is outputted, when a single subband exists and 2x2 blocks is included. However, in the same amount of space, something exists in a packet, and in order to show that nothing is included by the level of the top of the tag tree structure, zero may be outputted. Or it is able for something to exist in the tag tree structure and to show what is been 0000 (that is, nothing exists in four places according to an individual). In this way, these superfluous bits are used in order to give more tag tree structure information. This tag tree structure information is the information which appears in a packet header and will surely be advanced later. By advancing a bit to the packet header of precedence, it is possible to reduce size of the whole sign stream 1 byte at a time (or more than it).

[0176] An alternative and modification of the above explanation to a majority of this inventions will become clear to this contractor. However, it explains for instantiation and it is necessary to notice the illustrated concrete example about not having the intention of restricting this invention. Therefore, it is not what meant restricting the range of the matter mentioned to the claim only the matter considered that explanation of the detail of many examples is indispensable to this invention was indicated to be.

DESCRIPTION OF DRAWINGS

[Brief Description of the Drawings]

[Drawing 1] It is the block diagram of a JPEG2000 decryption system.

[Drawing 2 A] It is drawing showing an example of the 8x8 sign block of a multiplier with which the label in which subbit plane pass is identified for every multiplier, and the sequence of processing for each coding pass is shown was attached.

[Drawing 2 B] It is the explanatory view of the memory for a variable-length run skip count.

[Drawing 3] (A) - (D) is drawing showing the near multiplier to one example and memory configuration of a context model.

[Drawing 4] It is the explanatory view of one example of the significant memory configuration for the random access of a 16x16 sign block.

[Drawing 5] It is drawing showing the memory and the register which are used for the significant propagation pass for random access.

[Drawing 6] It is drawing showing the significant condition stored in the register for random access from memory.

[Drawing 7] It is the block diagram of one example of significant propagation pass logic.

[Drawing 8] It is drawing showing an example of the engine performance of one example of the context model on 4x4 blocks.

[Drawing 9] It is the explanatory view of one example of the configuration of the significant memory for sequential accesses of a 16x16 sign block.

[Drawing 10] It is the explanatory view of the memory used for significant propagation pass, and one example of a register.

[Drawing 11] It is the explanatory view of the memory for giving the suitable field for context model actuation, and the usage of a register.

[Drawing 12] It is the block diagram of one example of pass decision logic.

[Drawing 13] It is the block diagram of one example of double context generation logic.

[Drawing 14 A] It is the block diagram of one example of an initial context mold MQ encoder.

[Drawing 14 B] It is the explanatory view of one example of a typical decryption

implementation method.

[Drawing 15] It is the block diagram of one example of an anaphase context mold MQ encoder.

[Drawing 16 A] It is the explanatory view of the operating state of a comparison of a probability class index.

[Drawing 16 B] It is the block diagram of the multiplexer which determines MPS or LPS to each Q_e value.

[Drawing 17] It is the explanatory view of the interval for a multiplex MPS decryption.

[Drawing 18] It is the explanatory view of one example of allocation of a juxtaposition sign block to 4:4:4 data.

[Drawing 19] It is the explanatory view of one example of allocation of a juxtaposition sign block to 4:2:2 data.

[Drawing 20] It is the explanatory view of other one example of allocation of a juxtaposition sign block to 4:1:1 data.

[Drawing 21] It is the block diagram of the memory of one example of the encoder which contains separately MQ encoder of a large number which have a relevance context model.

[Drawing 22 A] It is the explanatory view of the example which uses the bit plane of a number of memory restricted to each multiplier during coding.

[Drawing 22 B] It is the block diagram of one example of the control logic for controlling access to memory.

[Drawing 23] Instead of a counter, it is the explanatory view of the example which uses the memory of the small capacity for (variable-length VL) sign information.

[Drawing 24] It is the block diagram of one example of rectification.

[Drawing 25 A] It is the block diagram of one example of a low pass filter.

[Drawing 25 B] It is the block diagram of one example of a high-pass filter.

[Drawing 26 A] It is the block diagram of one example of a high-pass filter.

[Drawing 26 B] It is the block diagram of one example of a low pass filter.

[Drawing 27] It is the block diagram of other one example of rectification.

[Drawing 28] It is the block diagram of one example of inverse transformation.

[Drawing 29] It is the block diagram of one example of an encoder/decoder.

[Drawing 30] It is the explanatory view of an example of a 16-bit word which has both a run count and a skip count.

[Drawing 31] It is the explanatory view of 8x8 typical fields of the significant

condition bit which determines coding pass.

[Drawing 32] It is the block diagram of one example which determines pass logic.

[Description of Notations]

2901 Image Data Interface

2902 DC Level Shifter

2903 Wavelet Transform Machine

2905 Formation of Scalar Quantity Child / Reverse Quantizer

2906 PURIKODA

2907 Packet Header Treater

2908 Bit Modeling MQ Encoder

2911 Sign Memory

A, B Work-piece memory